Автор: (c)Крис Касперски
Наконец-то, Intel подарила нам то, в чем мы уже давно нуждались. Чипсет Intel 875P (Canterwood), впервые представленный широкой общественности на IDF-форуме в феврале 2003 года, сочетает лучшие качества своего предшественника - Intel 845 с сильнейшими сторонами серверных чипсетов Intel E7500/Intel 460, а по многим характеристикам даже превосходит их!
Первое и наиболее значимое отличие состоит в поддержке новых моделей Pentium-4 с ядром Prescott и системной шиной на 4х100 MHz, 4х133 MHz и - держитесь за стулья - 4х200 MHz, обеспечивающей пропускную способность вплоть до 6,4 Гб/с. Вообще-то, для любителей экстремального разгона это не бог весть какая новость - его предшественник Intel 845PE вполне уверенно чувствовал себя в нештатном 4x200 MHz режиме и так же, как и Intel 875P, поддерживал все, наиболее продвинутые на сегодняшний день типы памяти - DDR266, DDR333 и DDR400 (последний - недокументированно). Однако сравнивать нештатный режим работы с документированными (а, значит, гарантированными!) возможностями, по меньшей мере, некорректно. Тем более, что сам по себе разгон системной шины мало что дает. Суди сами: пропускная способность DDR400 составляет "всего" 3,2 Гб/c, что полностью покрывается уже 4x100 MHz шиной и дальнейшее увеличение частоты шины без совершенствования памяти просто бессмысленно.
Главное различие между Intel 845 и Intel 875P заключается в том, что последний поддерживает 128-битный двухканальный доступ к памяти, фактически удваивающий ее тактовую частоту, а потому пропускные способности двух параллельно работающих модулей DDR400 в аккурат вписываются в возможности 800-мегагерцовой процессорной шины и эффективность ее использования значительно возрастает. Вообще-то, идея двухканального доступа далеко не нова и воплощена в большом количестве чипсетов от сторонних производителей (nVIDIA, SiS и др.), однако чипсет Intel 875P обгоняет их всех! Взять хотя бы такой аспект как синхронные и асинхронные контроллеры памяти. Известно, что синхронные контроллеры значительно быстрее асинхронных, поскольку исключают необходимость предварительной буферизации данных. С другой стороны, асинхронные контролеры привлекательны тем, что не сдерживают потребителей в выборе тактовой частоты памяти (правда, не факт, что память с большей частотой станет работать быстрее). Контроллер памяти, встроенный в чипсет Intel 875P, не относится ни к тем, ни к другим. Точнее, он совмещает в себе оба этих типа одновременно! Это - асинхронный контроллер, автоматически переходящий в синхронный режим при совпадении частот системной шины и памяти.
Другое интересное новшество - поддержка шины AGP 8x - уже вызвала массу споров и нареканий. Зачем, спрашивают критики, видеокарте столь интенсивный доступ к оперативной памяти? Ведь у нее самой имеется достаточное количество внутренней памяти на борту! Да, имеется, отвечу я. Ну и что с того? Ведь не сама же карта строит исходное изображение, а процессор. Отсюда - процессор эти данные должен как-то передать и чем быстрее он передаст их видеокарте - тем лучше. Во всяком случае карты с AGP 8х уже не редкость и считать их поддержку бесполезной нельзя.
Зато поддержка шины CSA (Communication Streaming Architecture) навряд ли хоть как-то отразится на жизни большинства домашних пользователей. Единственным реально нуждающимся в такой шине устройством был и остается Gigabyte Ethernet (гигабитный Ethernet-контроллер), пропускная способность которого полностью "съедает" все ресурсы PCI-шины и такого "обжору" действительно лучше держать на отдельной шине. Правда, большинство производителей материнских плат, по всей видимости, откажутся от установки этого, весьма недешевого чипа, оставив шину CSA незадействованной.
Что же касается южного моста, то он вполне традиционен и никаких принципиальных изменений в нем не произошло. Так, все больше по мелочи: количество USB 2.0 портов увеличилось с двух до восьми, появились два Serial-ATA порта с поддержкой RAID технологии... Неплохо, конечно, но ту же самую функциональность можно реализовать и на внешних микросхемах (продвинутые материнские платы именно так и поступают, а потому конечный пользователей особой разницы между старым и новым южным мостом и не почувствует).
Но довольно обзоров с высоты птичьего полета! Пристегните ремни, мы идем на снижение! Под землей пестрой лентой раскинулось блок-схема чипсета Intel 875P, и наша конечная цель - северный мост, выполненный на основе микросхемы 82875P.
Рисунок 1. Блок-схема чипсета Intel 875P.
Бесспорно, наиболее радикальной характеристикой чипсета Intel 875P стала поддержка Prescott'ов и их новой сверхбыстрой системной шины, работающей на частоте 800 MHz, что соответствует пропускной способности в 6,4 Гб/с. Это в полтора раза выше пропускной способности DDR533 - наиболее продвинутого на сегодняшний день типа памяти! К тому же, разгонный потенциал процессора с чипсетом довольно велик, благодаря чему некоторые модели материнских плат вполне уверенно чувствуют себя на частотах от 4x255 MHz и выше! Вдумайтесь в эти цифры: 1 ГГц на системной шине! Как же парням из Intel удалось достичь столь фантастического быстродействия? Всех технологических секретов компания, понятное дело, не раскрывает, но кое-какую информацию на этот счет на сайте Intel найти все же можно.
В первую очередь обращает на себя внимание тот факт, что и чипсет, и процессор имеют встроенные терминаторы, что позволяет исключить термирующие резисторы с материнской платы. В результате, топология сигнальных трасс до предела упрощается, а их длина сокращается до 1,2 см при ширине дорожек в 0,1 мм. Благодаря этому обеспечивается превосходная "кучность" достижения сигналов, а помехи с наводками существенно уменьшаются.
К тому же, Prescott'ы остаются верны алгоритму динамической инверсии шины (Dynamic Bus Inversion), анализирующему каждый 16-битный сегмент на предмет подсчета количества сигналов с низким уровнем. Если таковых набирается более половины от общего кворума, весь сегмент инвертируется, "подтягиваясь" к высокому уровню. Очевидно, сигналы с высоким уровнем не так чувствительны к взаимным наводкам и помехам, как сигналы с низким.
В-третьих, в Prescott'ах была впервые применена технология напряженного (strained) кремния, обеспечивающего большую подвижность электронов за счет деформирования кристаллических решеток.
В-четвертых, использование "кремния-на-изоляторе" (SOI) позволило значительно сократить утечки тока в транзисторах (правда, сами разработчики процессора, по слухам, не очень-то одобрили последний подход).
Все это в совокупности и позволило совершить тот прорыв в область астрономических тактовых частот, результат которого мы уже можем наблюдать. И это еще не предел! Джо Шульц - ведущий разработчик ядра Prescott - сообщает, что в настоящий момент компания работает над переходом на 1066 МГц частоту! Что ж, как говориться, поживем - увидим (попутно отметив, что оверклокеры такие частоты уже выжимают), а пока в плане возращения с облаков на землю, рассмотрим оставшиеся и, по правде говоря, абсолютно безынтересные характеристики чипсета. Очередь упорядоченных запросов на 12 "персон" (Deep-in query) и поддержка Hyper-Threading - все это в чипсете Intel 845 уже было, а потому заслуживает лишь беглого упоминания.
Большинство публикаций, описывающих двухканальный режим работы с памятью, сходятся в том, что суть этой технологии заключается в параллельном доступе к двум DIMM-модулям одновременно. В действительности же все обстоит не совсем так. Параллелизм тут не причем - он широко использовался уже в те далекие времени, когда землей владели динозавры, пардон, младшие модели процессоров Pentium и память типа SDRAM. Пропускная способность, заявленная производителями той же PC100 SDRAM (что-то около 800 Мбайт/c, если память мне не изменяет), достигается лишь за счет того, что восемь (или не восемь) чипов памяти, слагающих модуль, работают параллельно. Каждая из микросхем несет с собой 8 или 16 бит памяти, но все вместе они образуют шину в 64 бита шириной (72 бита для модулей с ECC). Технически несложно объединить шины двух модулей в одну, обеспечивающую вдвое большую пропускную способность. Производители видеокарт так, собственно, и поступают. Ничего нового здесь и в помине нет! Первые чипсеты со 128-битными шинами памяти появились уже давно, когда компания nVIDIA выбросила на рынок свою линейку nFORCE с технологией TwinBank Memory Architecture, благодаря чему эффективная пропускная способность DDR266 удваивалась и достигала 4,2 Гб/с, против 2,7 Гб/c пропускной способности системной шины процессора AMD Athlon, для которых чипсеты nFORCE и предназначались. Конечно, парни из nVIDIA малость перетрудились (реальная пропускная способность, как известно, определяется самым узким местом системы), но сегодня, когда пропускные способности процессорных шин возросли до 6,4 Гб/с, должна же технология TwinBank показать себя во всей красе?!
Ага, разогнались! Пытаться подцепить 128-битную шину памяти к 64-битной процессорной шине все равно, что пихать пятидюймовую дискету в трехдюймовый дисковод! Но как же тогда чипсеты nFORCE ухитрялись работать?! А вот как - в нелегком деле согласования шинных интерфейсов им помогала самое главное ноу-хау фирмы nVIDIA (кстати, до сих пор отсутствующее у конкурентов) - Dynamic Adaptive Speculative Pre-processor (Динамический Адаптивный Препроцессор Спекулятивной Загрузки Данных) или сокращенно DASP. Попросту говоря, чипсет анализировал характер обращения к ячейкам памяти и на основе этих данных пытался угадать какие ячейки будут затребованы в следующую очередь. При удачном стечении обстоятельств чипсет успевал прочитать содержимое памяти прежде, чем оно было реально запрошено. Широкая 128-битная шина позволяла мгновенно перегонять данные от оперативной памяти к специальному хранилищу - импровизированному кэшу, расположенному в непосредственной близости от контроллера процессорной шины, а потому очень быстро работающему.
Главный недостаток технологии nVIDIA заключается в том, что реальная пропускная способность становилась очень чувствительной к упорядоченности запросов к памяти. Если в таком-то конкретном случае проницательности DASP'а оказывается недостаточно и он начинает лгать (а лжет он достаточно часто), происходит катастрофическое падение производительности, порой опускающееся даже в область отрицательных чисел (то есть, проигрывающее традиционной 64-битной архитектуре обращения с памятью). По личному опыту автора, эффективность спекулятивной загрузки в реальной жизни составляет всего лишь 30%, что соответствует пропускной способности в 1,5 Гб/с вместо заявленных 4,2 Гб/c. Плохо, очень плохо!
Чтобы понять, как же Intel все-таки удалось решить эту проблему, нам придется совершить краткий экскурс в историю взаимоотношений памяти и процессора. Для уменьшения латентности памяти Pentium-процессоры используют так называемый пакетный режим обмена (burst mode). Запрашивая блок памяти, процессор передает лишь адрес первой его ячейки и размер блока. Для каждого конкретного процессора размер блока всегда постоянен и составляет четыре 64-битных слова на Pentium-II/Pentium-III и восемь 64-битных слов на Pentium-4/AMD Athlon. С другой стороны, длина пакетного цикла самих моделей памяти составляет 2/4/8 64-битных слов (плюс редко используемая возможность читать/записывать всю DRAM-страницу целиком). Причем, чем длиннее пакетный цикл, тем выше эффективная пропускная способность памяти! Вот, кстати, хороший пример. Представьте: поручили вам взять в библиотеке восемь книг и все их прочитать, предоставив возможность: либо загрести все восемь книг за один раз, либо скромненько брать в библиотеке по одной книге. А теперь вообразите, что вас двое, вы оба идете в библиотеку, берете каждый по четыре книги, а затем приносите их домой и читаете. Как нетрудно догадаться, в последнем случае эффективная "читательская способность" удваивается.
Применительно к процессорам и памяти: давайте попробуем подсчитать, что мы имеем. А имеем мы 64-битную шину процессора, работающую на частоте 4x200 MHz с длиной пакетного цикла обмена в восемь 64-битных слов и несколько модулей DDR-памяти, работающих на частоте 2x200 MHz и позволяющих манипулировать длиной своего пакетного цикла по нашему усмотрению. Как нетрудно посчитать, для удовлетворения аппетита процессора нам потребуется всего два модуля памяти. Если их заставить работать параллельно, то в каждом из четырех тактов пакетного обмена мы будем получать по 128 бит памяти, благополучно "скармливая" их в течении следующего такта процессорной шине. Весь фокус в том, что физические частоты обоих шин на самом деле идентичны, просто DDR-память передает две порции данных за каждый такт, а процессорная шина - четыре.
Каждый из двух "шнурков", соединяющих модули памяти с соответствующими им контроллерами, называется каналом (channel). Впрочем, здесь не обходится без досадной путаницы в терминологии. Тот же Intel 7500 в одних руководствах именуются как одноканальный, работающий с 76-битыми DIMM'ми установленных парами (64 бит на данные и 8 бит на ECC), в других же явно упоминаются два канала: канал А и канал B. Чему верить? Ладно, давайте для определенности понимать под каналом "...set of signal that, connects to one set of DRAM DIMMs" ("...набор сигналов, подключенных к одну из наборов DRAM DIMM"). Чипсет Intel 875P имеет два таких канала и поддерживает до двух DIMM-модулей на каждый канал. Модули, установленные в различные каналы, работают параллельно (что и неудивительно, ведь их обслуживают независимые контроллеры!), однако все модули, находящиеся на одном и том же канале, могут работать лишь попеременно, поскольку шины адресов и данных у них общие! Тем не менее, установка двух модулей на канал все-таки увеличивает эффективную пропускную способность, поскольку позволяет работать с одним модулем в то время, пока другой находится на регенерации или занят открытием DRAM-страницы. С другой стороны, лучше установить два модуля DDR400, чем четыре DDR266/DDR333.
Естественно, все модули памяти должны быть строго идентичны: иметь одинаковую емкость и одинаковую тактовую частоту (иначе они просто не смогут работать параллельно). Требования к организации и величинам tRRD и tRCD (более известным в народе как RAS Latency и CAS Latency, соответственно) менее строги - более быстрая память просто "опускается" до более медленной и все! Вопреки широко распространенному заблуждению, двуканальный режим с разномастной памятью чипсет Intel 875P поддерживать все-таки будет, а вот режим динамической адресации (о нем ниже) - уже нет.
Ближайший ему конкурент - чипсет SiS 655, помимо того, что поддерживает 128-битный режим двухканального доступа к памяти, заявляет о наличии загадочного режима 64х2, обеспечивающего не худшую пропускную способность, но совершенно нечувствительного ни к размеру, ни типу установленных модулей! Уж не знаю, как именно это загадочное новшество реализовано (о технических деталях документация, естественно, умалчивает), но двуканальный доступ на модулях разной емкости - это полная чушь и бред. Если емкости модулей различны, то никакие инженерные ухищрения не позволят работать им параллельно. Давайте для контраста рассмотрим семейку из 1- и 512-мегабайт. Вопрос: не кажется ли вам, что большую часть времени последнему модулю придется работать параллельно с... самим собой?! По-видимому, под словом "size" парни из SiS подразумевают не емкость, а организацию модуля. Тогда, за режимом "64x2" скрывается ни что иное, как частный случай двухканального обмена с памятью. Чипсет Intel 875P тоже способен на такое, просто его разработчики не посчитали нужным акцентировать на этой особенности внимание.
Теперь перейдем к рассмотрению уже упомянутого выше режима динамической адресации. До сих пор все существующие чипсеты располагали банки DRAM-памяти в порядке возрастания их линейных адресов. Схема отображения процессорных адресов на физические адреса оперативной памяти была устроена приблизительно так: младшие биты процессорного адреса задавали смещение соответствующей ячейки относительно первого байта цикла пакетного обмена и поэтому никогда не передавались на шину. Следующая группа бит использовалась для задания смещения внутри DRAM-страницы (давайте для определенности возьмем модуль с 8 Кб страницами, для адресации которых контроллеру требуется 13 бит). Тринадцатый (считая от нуля) и четырнадцатый биты в этом случае будет определять номер банка, к которому происходит обращение, а биты с пятнадцатого по тридцать первый укажут номер самой страницы DRAM.
Чем эта схема нехороша? А тем, что банки переключаются всякий раз при пересечении 8 Кб интервала, "благодаря" чему даже при последовательном чтении памяти чипсет вынужден держать открытыми все четыре страницы - по одной на каждый банк, и это при том, что каждый двухсторонний модуль позволяет открывать лишь восемь DRAM-страниц одновременно! Даже установив все четыре модуля, вы получите всего 16 одновременно открываемых страниц. Естественно, речь идет о двухканальном режиме, расходующим по одной открытой странице на каждый канал. (В одноканальном режиме максимальное количество одновременно открытых страниц, как нетрудно подсчитать, равно: 8 х 4 == 32). Шестнадцать страниц, это, конечно, много, но, во-первых, далеко не у каждого из нас установлены все четыре модуля памяти, а, во-вторых, 4/16 - все-таки слишком большая величина, чтобы оставаться незамеченной. В изнуряющей конкурентной борьбе за каждый такт, разработчики Intel 875P пошли на весьма оригинальный ход, выдернув четырнадцатый бит (старший бит номера банка) и закинув его в самый хвост адресного поля (соответственно, остальные биты пришлось сдвинуть на одну позицию вправо) Смотрите, вместо чередования Bank 0 -> Bank 1 -> Bank 2 -> Bank 3 ... Bank 0 -> Bank 1 -> Bank 2 -> Bank 3 мы получаем: Bank 0 -> Bank 1 -> Bank 0 -> Bank 1 ... Bank 2 -> Bank 3 -> Bank 2 -> Bank 3! То есть, первая половина адресного пространства содержит ячейки банков 0 и 1, а вторая - ячейки банков 2 и 3. Другими словами, при последовательной обработке данных задействуются всего лишь два банка из четырех, соответственно, и отрытых страниц требуется вдвое меньше. Насколько успешно эта технология влияет на производительность? Трудно сказать, все зависит от ситуации. Рассмотрим крайний случай: пусть у нас имеется микросхема с таймингом 4-4-4, т.е. время открытия страницы вдвое больше времени, чем полный пакетный цикл обмена. Тогда, если открытие/закрытие страниц будет происходить на каждом шагу (может же ведь нам не хватить имеющегося резерва по страницам, верно?), произойдет четырехкратное снижение производительности. А динамическая адресация, экономя открытые страницы, этого самого падения и позволяет избежать!
Теперь о грустном. Поскольку при такой переупорядоченной адресации действительный номер ячейки приходится вычислять на основе длин страниц каждого из банков, все они должны обязательно иметь идентичную организацию, иначе контроллер памяти ни за что не разберется, какая ячейка памяти к какому банку принадлежит. Впрочем, достать два идентичных модуля сегодня отнюдь не проблема, так что, не останавливаясь на этом вопросе, мы набьем нашу курительную трубку свежим табаком и займемся расследованием, достойного самого Шерлока Холмса. Речь идет о новой технологии, разработанной Intel специально для уменьшения латентности чипсета и именуемой гордой аббревиатурой PAT (Performance Acceleration Technology). Никакие технические детали компанией не разглашаются, сообщается всего лишь, что PAT увеличивает производительность - вот и все. Единственную зацепку дает руководство "Intel 875P Chipset Memory Configuration Guide", содержащее следующие строки: "Технология PAT - это уникальная особенность чипсета 875P. Продвинутые технологии производства и тестирования полупроводников позволили сократить латентность чипсета на два такта, один из которых относится к доступу к памяти, а другой - к выбору DRAM-банка. Эти изменения по своей природе являются сугубо внутренними и с точки зрения внешней логики, чипсет в полной мере соответствует стандартным спецификациям". Некоторые независимые источники пытались связать PAT с "быстрым" кремнием, о внедрении которого недавно сообщила фирма Intel. На самом деле, увеличение скорости распространения сигналов на латентность чипсета само по себе никак не влияет! Все процессы цифрового мира жестко привязаны к тактовому генератору и даже если какой-то электрон прибежит раньше положенного, он все равно будет вынужден ждать прихода фронта нового тактового импульса. Единственная возможность - удвоить тактовую частоту внутренних узлов чипсета слишком радикальна, чтобы долго оставаться незамеченной, хотя такой путь, в принципе, и возможен.
Еще одно обстоятельство на заметку. Существует, как известно, два типа контроллеров памяти: синхронные и асинхронные. Синхронные контролеры всегда работают с памятью на частоте системной шины (имеется ввиду - физической частоте, а не эффективной), что является большим недостатком с точки зрения пользователей, принудительно подсаженных на один тип памяти. Причем, если сейчас проблема согласования частот просто не стоит (частота процессорных шин давно обогнала рабочую частоту оперативной памяти), то еще несколько лет назад на рынке уживались Celeron'ы с 66 MHz шиной и 100/133 MHz модули памяти. Чтобы хоть как-то заставить их вместе работать, пришлось использовать асинхронные контроллеры. Идея, лежащая в их основе, в общем-то, проста. Между контроллером системной шины и контроллером памяти размещается специальный буфер, накапливающий поступающие в него данные и затем, по мере завершения пакетного цикла, "выстреливающий" их в нужном направлении. Рассмотрим, например, ситуацию записи в память. Поскольку скорость поступления новых порций данных на шину отстает от скорости их записи в память, контроллер не может инициировать цикл пакетного обмена до тех пор, пока все записываемые данные не поступят целиком. Значит, он вынужден ждать как минимум шесть 66 MHz циклов (четыре на передачу данных, а остальные на арбитраж и передачу адреса первой ячейки), а потом еще шесть 133/100 MHz циклов на запись этих данных в память (четыре цикла на передачу и два на задержку CAS Delay). Накинем еще пару тактов на согласование тактовых частот, т.к. в силу того, что фронты таковых импульсов шины и памяти не синхронизированы, момент поступления данных с одного источника будет приходится на середину тактового импульса другого и нам придется томиться в ожидании до тех пор, пока не подоспеет фронт следующего. Попробуйте подсчитать, какой "выигрыш" в производительности от использования PC133 мы получим?
Таким образом, асинхронные контроллеры работают значительно медленнее, чем синхронные, поскольку синхронные контроллеры не тратят времени на дополнительную буферизацию, которая отнимает до 50% производительности. Даже если мы установим в асинхронный контроллер память, работающую на частоте системной шины, контроллер все равно будет ее буферизовать, поскольку обходной дороги вокруг буфера конструктивно не предусмотрено. Уникальность чипсета Intel 875P как раз и состоит в том, что в случае совпадения частот он автоматически переходит в синхронный режим, т.е. исключает все реально незадействованные узлы с пути прохождения сигналов. По одному из предположений эта технология и есть PAT. Данная гипотеза неплохо согласуется с документацией, поскольку при совпадении тактовых частот издержки буферизации как раз и составляют два такта, о которых вскользь упоминает Intel.
Руководство "Intel 82875P MHC Features" упоминает еще одну интересную особенность чипсета Intel 875P, так называемую оппортунистическую регенерацию памяти (opportunistic refresh). Но не ищите ее описания в документации - его там нет. Это чисто серверная возможность (во всяком случае до появления Intel 875P она считалась таковой) и потому информация о ней нас ждет совсем в другом месте. Обратившись к "Intel E7205 Chipset Memory" мы найдем раздел "Refresh", а в нем "...запросы на регенерацию накапливаются в очереди и выполняются оппортунистически - т.е. во время простоя DRAM-модуля". Как следствие этого - производительности системы немного повышается.
И последнее, о чем хотелось бы упомянуть - работая на высоких тактовых частотах, память неизбежно разогревается. Производители видеокарт уже давно оснащают DDR-модули массивными радиаторами, подчас работающие на активном охлаждении (т.е. обдуваемые вентилятором). На основной оперативной памяти радиаторов пока еще нет (да и куда их при вертикальном монтаже прикажете ставить?) и потому риск перегрева при интенсивном перемалывании данных становится довольно велик, а при разгоне он еще больше возрастает! Использование термодатчика - неэффективный и ненадежный путь, который не лечит больного, а лишь продлевает его страдания. Тем не менее, чипсет Intel 875P такую возможность все-таки поддерживает, явно оговаривая в своей документации, что thermal sensor может использоваться лишь для мониторинга температуры, но не предотвращения катастрофического перегрева - для этого датчик слишком инертен. На прогрев корпуса микросхемы и опрос текущих показаний требуется весьма значительное время, за которое память если не выгорит целиком, то, по крайней мере, завесит систему.
Положение мог бы спасти термодиод, встроенный непосредственно в сам кристалл микросхемы, но, к сожалению, подобной штучки у DDR-памяти по-прежнему нет. Как же разработчикам чипсета удалось выйти из этой ситуации? Оказывается, они пошли по пути подсчета количества обращений к микросхеме в единицу времени и, если интенсивность обмена с памятью превысит допустимые пределы, чипсет начнет вставлять холостые циклы, давая памяти время, чтобы остыть. Причем учитывается не только общее количество, но и род запросов. Известно, что последовательное чтение ячеек практически не накаляет микросхему (при первом же обращении к DRAM-странице все ее содержимое сливается во внутренний буфер целиком, где и сохраняется вплоть до закрытия страницы), зато открытие DRAM-страниц вызывает разряд целой строки конденсаторов, пропускающих через столбцы матрицы памяти довольно значительный ток и, если закрытия/открытия страниц совершаются постоянно, на памяти можно жарить яичницу. Собственно, это чипсет Intel 875P и предотвращает, не только повышая стабильность памяти, но и упрощая задачу ее разгона. Оверклокеры, ату!
Выбор оперативной памяти - дело сложное и, можно сказать, интимное. Первым делом надо убедиться, что тип и организация данного модуля памяти вообще поддерживаются чипсетом (см. Основные характеристики" чипсета Intel 875P"), а затем следует приобрести два DDR400 модуля по 256 мегабайт каждый. Почему именно DDR400? Да потому что покупать более тормозную память означает впустую выкидывать свои деньги. Ставить на Prescott память типа DDR266 или DDR333 - все равно что заливать в "Кадиллак" 76-й бензин! Стоимость старших моделей Pentium-4 несоизмерима с ценой на оперативную память, которая нынче дешева как грязь.
Вообще-то, можно поставить и четыре модуля - производительность системы при этом несколько возрастет, однако увеличение последней навряд ли окажется адекватно потраченным на нее средствам. Если вам, к примеру, нужен 1 Гб памяти, то лучше приобретите два модуля по 512 Мб, чем четыре по 256 Мб, поскольку два модуля будут не только дешевле, но и надежнее, а фактор надежности затмевает собой все!
Весь вопрос в том: какие именно модули лучше всего выбирать. Они отнюдь не так одинаковы, как это может показаться на первый взгляд. Наиболее предпочтительны двухсторонние модули, позволяющие чипсету удерживать в открытом состоянии вдвое большее количество DRAM-страниц в сравнении со своими односторонними собратьями. Также обратите внимание на величину CAS Delay - желательно, чтобы она не превышала двух - в противном случае латентность подсистемы памяти значительно повысится и фактическая пропускная способность ощутимо упадет.
Естественно, оба модуля должны иметь одинаковую емкость и идентичную организацию, в противном случае все прелести динамической адресации для вас окажутся утерянными (хотя, двухканальный режим будет работать и с не идентичными, но обязательно равными по емкости модулями). Кстати, когда будете вставлять память - не ошибитесь. Если вы установите оба модуля на один канал, компьютер запуститься без возражений, но вот двухканальный доступ к памяти работать не будет. Определить как соотносятся слоты и каналы можно из руководства на вашу материнскую плату, ну или из маркировки самих слотов на плате (на многих платах они окрашены в различный цвет - ставьте модули в слоты разного цвета).
Хорошая материнская плата - это такая плата, которая сконструирована в полном соответствии с рекомендациями производителей компьютерных комплектующих, безо всякой самодеятельности со стороны ее, материнской платы, разработчиков. Причем, самодеятельность самодеятельности - рознь. Одно дело, скажем, разогнать чипсет, переведя его в нештатный режим работы (риск в обмен на производительность), и совсем другое развести плату так, чтобы о гарантированной стабильности нечего было и говорить. Вот, например, одна материнская плата фирмы Gigabyte, основанная на чипсете Intel 875P имеет шесть слотов для установки памяти вместе положенных четырех. За удачным маркетинговым ходом (у всех четыре, а у нас шесть!) прячется довольно незатейливое инженерное решение - поскольку чипсет Intel 875P поддерживает по два raw'а на каждый слот, то ничего не стоит развести сигнальные линии по разным слотам так, чтобы два односторонних модуля с точки зрения чипсета выглядели как один двухсторонний.
Таким образом, во-первых, вы все равно не сможете установить более четырех двухсторонних модулей, а, во-вторых, даже если два дополнительных слота оставить пустыми, проводники, протянутые к ним, не самым лучим образом скажутся на стабильности работы системы. Конечно, Gigabyte - это бренд и она наверняка тестирует свои опытные платы перед их запуском в массовое производство, так что работать такая конструкция все-таки будет. Однако, ее чувствительность к внешним факторам (помехам, температурному режиму, стабильности питания и т.д.) неизбежно возрастет.
Помимо этого обратите внимание и на радиатор, установленный на северном мосту чипсета. Если сверху него закреплен вентилятор, такую материнскую плату лучше не брать. Ну зачем вам лишний шум? К тому же, вентиляторы по своей природе - крайне недолговечные создания и буквально каждый год их придется менять (конечно, если вентилятор периодически протирать от пыли и смазывать, он протянет значительно дольше, но далеко не все находят подобную процедуру приятной). Чипсет Intel 875P спроектирован так, что может нормально работать и при пассивном охлаждении (правда, при разгоне его все-таки придется активно охлаждать).
Среди прочих достоинств чипсета Intel 875P заслуживает внимания удачная разводка его "ножек", расположенных с таких расчетом, чтобы сигнальные линии как можно реже пересекались. В результате, у производителей материнских плат появилась реальная возможность сократить число слоев металлизации с прежних шести до четырех. Возможно это вызовет удивление, но стоимость производства шестислойной печатной платы составляет немалую часть от общей стоимости материнской платы вообще! Четырехслойная технология не только существенно дешевле, но и надежней! Она менее чувствительная к изгибам, ударам, перепадам температуры и т.д.
Давайте для сравнения рассмотрим разводку чипсета Intel 860, показанную на рисунке, приведенном ниже. Видите, у Intel 875P сигналы системной шины сгруппированы параллельно выводам процессора, а у Intel 860 - нет. Тоже самое можно сказать и о памяти: Intel 875P как бы "размазывает" ответственные за нее выводы по поверхности чипсета, а Intel 860 сосредотачивает все выводы в одном месте.
Рисунок 3. Схематичное расположение выводов чипсета Intel 875P (слева) и чипсета Intel 860 (справа).
Как следствие, Intel 875P довольствуется всего двумя сигнальными слоями, а Intel 860 - четырьмя (плюс по паре экранирующих слоев на каждый чипсет).
Рисунок 4. Строение печатной платы для чипсета Intel 875P (слева) и чипсета Intel 860 (справа). Уменьшение слоев металлизации до четырех с шести значительно упрощает технологию производства материнских плат, а, значит, удешевляет их.