

УЧЕБНОЕ ПОСОБИЕ

ДЛЯ ВЫСШИХ УЧЕБНЫХ ЗАВЕДЕНИЙ

СПЕЦИАЛЬНОСТЬ



ЭЛЕКТРОНИКА И СХЕМОТЕХНИКА: ПРАКТИЧЕСКИЙ КУРС



Д. А. ПЕРЕПЕЛКИН

Д. А. ПЕРЕПЕЛКИН

ЭЛЕКТРОНИКА И СХЕМОТЕХНИКА: ПРАКТИЧЕСКИЙ КУРС

*Рекомендовано Научно-методическим советом
ФГБОУ ВО «Рязанский государственный
радиотехнический университет им. В.Ф. Уткина»
в качестве учебного пособия для студентов
высших учебных заведений всех форм обучения
по направлениям подготовки:
09.03.01 – «Информатика и вычислительная техника»;
11.03.03 – «Конструирование и технология
электронных средств»*

**Москва
Горячая линия – Телеком
2024**

УДК 621.38(075.8)

ББК 32.844

П27

Рецензенты: зав. кафедрой электронных вычислительных машин Рязанского государственного радиотехнического университета имени В. Ф. Уткина, доктор техн. наук, профессор *Б. В. Костров*; зав. лабораторией специализированных вычислительных систем МИРЭА – Российский технологический университет, доктор техн. наук, доцент *И. Е. Тарасов*

Перепелкин Д. А.

П27 Электроника и схемотехника: практический курс. Учебное пособие для вузов. – М.: Горячая линия – Телеком, 2024. – 276 с: ил.

ISBN 978-5-9912-1104-8.

Рассмотрены теоретические и практические аспекты разработки и проектирования аналоговых и цифровых устройств. Приведены способы математического описания их работы, а также основы анализа и моделирования устройств с заданными техническими характеристиками и параметрами. Многочисленные практические примеры и иллюстративные материалы позволят читателю научиться разрабатывать и проектировать электронно-вычислительные устройства, выбирать оптимальные схемотехнические варианты их исполнения, модернизировать и улучшать их функционирование.

Для студентов высших учебных заведений, обучающихся по направлениям подготовки 09.03.01 – «Информатика и вычислительная техника» и 11.03.03 – «Конструирование и технология электронных средств», будет полезна специалистам в области разработки и проектирования электронно-вычислительных средств.

ББК 32.844

Адрес издательства в Интернет www.techbook.ru

ISBN 978-5-9912-1104-8

© Д. А. Перепелкин, 2024

© Издательство «Горячая линия – Телеком», 2024

ВВЕДЕНИЕ

Важнейшим условием повышения конкурентоспособности российских предприятий в условиях импортозамещения является внедрение современных информационных технологий и разработка инновационных электронно-вычислительных приборов и устройств. Для повышения качества продукции и услуг на предприятиях активно внедряются электронные средства специального назначения. Промышленное развитие электроники и схемотехники можно подразделить на два направления: энергетическое, связанное с преобразованием переменного и постоянного тока для нужд электроэнергетики, и информационное, к которому относятся электронно-вычислительные средства, обеспечивающие эффективное функционирование технических процессов и систем во многих отраслях науки и техники.

Настоящее учебное пособие написано в соответствии с программами курсов «Основы электроники», «Электротехника и электроника», «Схемотехника», «Схемо- и системотехника электронных средств» и «Цифровая схемотехника» для студентов высших учебных заведений, обучающихся по направлениям подготовки 09.03.01 «Информатика и вычислительная техника» (уровень — бакалавриат) и 11.03.03 «Конструирование и технология электронных средств» (уровень — бакалавриат).

В учебном пособии в сжатой и доступной форме последовательно изложены теоретические и практические аспекты разработки и проектирования аналоговых и цифровых устройств. Материал учебного пособия сопровождается большим числом иллюстративного материала и практических примеров, что позволяет студентам правильно разрабатывать и проектировать электронно-вычислительные устройства, выбирать необходимые схемотехнические варианты их исполнения, модернизировать и улучшать их функционирование.

Учебное пособие состоит из семнадцати глав. Первая глава посвящена исследованию и анализу частотных характеристик пассивных фильтров. Во второй главе основное внимание уде-

ляется практическому изучению и расчету различных диодных схем. Третья, четвертая и пятая главы посвящены проектированию и расчету переходных и частотных характеристик усилительных каскадов с общим эмиттером, общей базой и общим коллектором. В шестой и седьмой главах рассмотрены практические схемы усилительных устройств на дифференциальных каскадах и операционных усилителях. Восьмая глава посвящена исследованию и расчету практических схем электронных фильтров. В девятой и десятой главах рассматриваются практические схемы проектирования и расчета аналого-цифровых и цифроаналоговых преобразователей. Одиннадцатая глава посвящена изучению принципов функционирования и проектирования триггеров и их практических схем. Вопросы моделирования и анализа цифровых схем универсальных регистров и счетчиков подробно рассмотрены в двенадцатой и тринадцатой главах. Четырнадцатая глава посвящена изучению принципов функционирования и проектирования практических схем мультиплексоров и демультимплексоров. В пятнадцатой главе рассматриваются вопросы исследования и анализа цифровых схем универсальных сумматоров. Шестнадцатая глава посвящена изучению принципов функционирования и проектирования практических схем дешифраторов. В семнадцатой главе подробно рассматриваются методы анализа, проектирования и расчета многокаскадных усилительных устройств в соответствии с заданными техническими характеристиками и параметрами.

В результате изучения данного учебного пособия студенты усвоят основные принципы разработки и проектирования аналоговых и цифровых электронно-вычислительных приборов и устройств, способы математического описания их работы, а также основы анализа и моделирования устройств с заданными техническими характеристиками и параметрами.

Книга может быть использована в качестве учебного пособия не только для указанных направлений, но и в качестве справочного пособия для других направлений и специальностей, будет полезна специалистам в области разработки и проектирования электронно-вычислительных средств.

Автор благодарен за ценные замечания и оказанную помощь в улучшении содержания учебного пособия заведующему кафедрой систем автоматизированного проектирования вычислительных средств Рязанского государственного радиотехнического университета имени В.Ф. Уткина, заслуженному деятелю науки

и техники РФ, д-ру техн. наук, профессору В.П. Корячко и старшему преподавателю кафедры систем автоматизированного проектирования вычислительных средств Рязанского государственного радиотехнического университета имени В.Ф. Уткина Ю.М. Тобратову.

Автор выражает глубокую признательность рецензентам — заведующему кафедрой электронных вычислительных машин Рязанского государственного радиотехнического университета имени В.Ф. Уткина, д-ру техн. наук, профессору В.В. Кострову и заведующему лабораторией специализированных вычислительных систем МИРЭА — Российский технологический университет, д-ру техн. наук, доценту И.Е. Тарасову.

1 ИССЛЕДОВАНИЕ И РАСЧЕТ ЧАСТОТНЫХ ХАРАКТЕРИСТИК ПАССИВНЫХ ФИЛЬТРОВ

Целью главы являются изучение и исследование частотных характеристик и параметров пассивных фильтров с помощью пакета прикладных программ (ППП) Micro-Cap.

1.1. Классификация и основные параметры фильтров

Фильтром называют электрическую цепь, которая пропускает сигналы в определенной полосе частот и подавляет сигналы вне этой полосы.

По схемотехническому исполнению фильтры можно разделить на пассивные и активные.

Пассивными фильтрами называют фильтры, которые содержат только пассивные элементы: резисторы, конденсаторы, индуктивности.

В зависимости от частотных характеристик фильтры подразделяются:

- а) на фильтры нижних частот (ФНЧ);
- б) фильтры верхних частот (ФВЧ);
- в) полосовые фильтры (ПФ);
- г) режекторные фильтры (РФ);
- д) резонансные (узкополосные) фильтры (УФ).

Основными характеристиками и параметрами фильтров являются:

- 1) коэффициент передачи сигнала (передаточная характеристика);
- 2) коэффициент передачи сигнала по амплитуде или амплитудно-частотная характеристика (АЧХ);
- 3) коэффициент передачи фазы сигнала или фазочастотная характеристика (ФЧХ);
- 4) порядок фильтра (определяет асимптотический наклон АЧХ, т. е. скорость затухания сигнала после частоты среза, и соответствует количеству RC-цепей в фильтре);
- 5) переходная характеристика фильтра.




Рис. 1.1. Условные графические обозначения АЧХ пассивных фильтров: а — фильтр нижних частот; б — фильтр верхних частот; в — полосовой фильтр; г — режекторный фильтр

Условные графические обозначения АЧХ пассивных фильтров приведены на рис. 1.1.

1.2. Практические схемы пассивных фильтров

1.2.1. Фильтры нижних частот

Фильтром нижних частот называют фильтр, который пропускает сигналы в полосе частот от нуля герц до некоторой граничной частоты, называемой частотой среза фильтра.

Схема простейшего пассивного ФНЧ первого порядка приведена на рис. 1.2.

Передаточная характеристика приведенного ФНЧ при сопротивлении нагрузки $R_H = \infty$ определяется выражением

$$K(p) = \frac{U_{\text{ВЫХ}}(p)}{U_{\text{ВХ}}(p)} = \frac{1}{1 + pRC}. \quad (1.1)$$

Положив $p = j\omega$, получим комплексный коэффициент пере-




Рис. 1.2. Схема пассивного ФНЧ первого порядка

дачи ФНЧ

$$K(j\omega) = \frac{1}{1 + j\omega RC}. \quad (1.2)$$

В показательной форме комплексный коэффициент передачи имеет вид

$$K(j\omega) = K(\omega) e^{j\varphi(\omega)},$$

где $K(\omega)$ представляет собой модуль комплексного коэффициента передачи и является АЧХ ФНЧ первого порядка, а $\varphi(\omega)$ — фазочастотная характеристика ФНЧ.

Тогда в соответствии с выражением (1.2) можно получить:

$$K(\omega) = \sqrt{\frac{1}{1 + (\omega RC)^2}}; \quad (1.3)$$

$$\varphi(\omega) = -\arctg(\omega RC). \quad (1.4)$$

Частоту ω_c , на которой

$$K(\omega_c) = \frac{K(0)}{\sqrt{2}} = 0,707K(0), \quad (1.5)$$

где $K(0)$ — модуль коэффициента передачи на нулевой частоте, называют частотой среза ФНЧ.

Решая совместно выражения (1.3) и (1.5) и учитывая, что для ФНЧ $K(0) = 1$, получаем выражение, связывающее частоту среза фильтра с величинами его элементов:

$$\omega_c = \frac{1}{RC} \quad \text{или} \quad f_c = \frac{1}{2\pi RC}. \quad (1.6)$$

Тогда соотношения (1.3) и (1.4) с учетом выражения (1.6) принимают вид:

$$K(\omega) = \sqrt{\frac{1}{1 + \left(\frac{\omega}{\omega_c}\right)^2}}; \quad (1.7)$$

$$\varphi(\omega) = -\arctg\left(\frac{\omega}{\omega_c}\right). \quad (1.8)$$

Графическое представление АЧХ и ФЧХ ФНЧ первого порядка приведено на рис. 1.3.




Рис. 1.3. АЧХ и ФЧХ ФНЧ первого порядка

1.2.2. Фильтры верхних частот

Фильтром верхних частот называют фильтр, который пропускает сигналы в полосе частот от ω_c до $\omega = \infty$. Схема простейшего пассивного ФВЧ первого порядка приведена на рис. 1.4.

Передачная характеристика приведенного ФВЧ при $R_H = \infty$ определяется выражением

$$K(p) = \frac{U_{\text{вых}}(p)}{U_{\text{вх}}(p)} = \frac{1}{1 + \frac{1}{pRC}}. \quad (1.9)$$

Положив $p = j\omega$, получим комплексный коэффициент передачи ФВЧ

$$K(j\omega) = \frac{1}{1 + \frac{1}{j\omega RC}}. \quad (1.10)$$

В соответствии с выражением (1.10) можно определить АЧХ и ФЧХ:

$$K(\omega) = \sqrt{\frac{1}{1 + \left(\frac{1}{\omega RC}\right)^2}}; \quad (1.11)$$

$$\varphi(\omega) = \arctg\left(\frac{1}{\omega RC}\right). \quad (1.12)$$




Рис. 1.4. Схема пассивного ФВЧ первого порядка

Частоту ω_c , на которой

$$K(\omega_c) = \frac{K(\infty)}{\sqrt{2}} = 0,707K(\infty), \quad (1.13)$$

где $K(\infty)$ — модуль коэффициента передачи на частоте $\omega = \infty$, называют частотой среза ФВЧ.

Решая совместно выражения (1.11) и (1.13) и учитывая, что для ФВЧ $K(\infty) = 1$, получаем выражение, связывающее частоту среза фильтра с величинами его элементов:

$$\omega_c = \frac{1}{RC} \quad \text{или} \quad f_c = \frac{1}{2\pi RC}. \quad (1.14)$$

С учетом соотношения (1.14) выражения, определяющие АЧХ и ФЧХ ФВЧ, принимают вид:

$$K(\omega) = \sqrt{\frac{1}{1 + (\omega_c/\omega)^2}}; \quad (1.15)$$

$$\varphi(\omega) = \arctg\left(\frac{\omega_c}{\omega}\right). \quad (1.16)$$

Графическое обозначение АЧХ и ФЧХ ФВЧ первого порядка приведено на рис. 1.5.




Рис. 1.5. АЧХ и ФЧХ ФВЧ первого порядка

1.2.3. Разновидности пассивных фильтров

Рассмотрим разновидности практических схем пассивных фильтров верхних и нижних частот.

Схема пассивного фильтра первого порядка приведена на рис. 1.6.

Передаточная характеристика такого фильтра определяется выражением

$$K(p) = \frac{pCR_2 + 1}{pC(R_1 + R_2) + 1}. \quad (1.17)$$

Положив $p = j\omega$, получим комплексный коэффициент передачи:

$$K(j\omega) = \frac{j\omega CR_2 + 1}{j\omega C(R_1 + R_2) + 1}. \quad (1.18)$$

С учетом соотношения (1.18) выражения, определяющие АЧХ и ФЧХ данного фильтра, принимают вид:

$$K(\omega) = \sqrt{\frac{(\omega C)^2 R_2^2 + 1}{(\omega C)^2 (R_1 + R_2)^2 + 1}}; \quad (1.19)$$

$$\varphi(\omega) = -\arctg\left(\frac{\omega CR_2}{(\omega C)^2 R_2 (R_1 + R_2) + 1}\right). \quad (1.20)$$

Рассмотрим схему пассивного фильтра первого порядка, показанную на рис. 1.7.




Рис. 1.6. Схема пассивного фильтра 1-го порядка (пример 1)




Рис. 1.7. Схема пассивного фильтра 1-го порядка (пример 2)

Передаточная характеристика такого фильтра определяется выражением

$$K(p) = \frac{R_2(pC_1R_1 + 1)}{(pC_1R_1 + 1)R_2 + (pC_2R_2 + 1)R_1}. \quad (1.21)$$

Положив $p = j\omega$, получим комплексный коэффициент передачи:

$$K(j\omega) = \frac{R_2(j\omega C_1 R_1 + 1)}{(j\omega C_1 R_1 + 1)R_2 + (j\omega C_2 R_2 + 1)R_1}. \quad (1.22)$$

С учетом соотношения (1.22) выражения, определяющие АЧХ и ФЧХ данного фильтра, принимают вид:

$$K(\omega) = R_2 \sqrt{\frac{(\omega R_1 C_1)^2 + 1}{(R_1 + R_2)^2 + (\omega R_1 R_2)^2 (C_1 + C_2)^2}}; \quad (1.23)$$

$$\varphi(\omega) = \text{arctg} \left(\frac{\omega R_1 (C_1 R_1 - C_2 R_2)}{(\omega R_1)^2 (C_1 + C_2) C_1 R_1 + (R_1 + R_2)} \right). \quad (1.24)$$




Рис. 1.8. Схема пассивного фильтра 1-го порядка (пример 3)

ФЧХ данного фильтра, принимают вид:

Рассмотрим схему пассивного фильтра первого порядка, показанную на рис. 1.8.

Передаточная характеристика такого фильтра определяется выражением

$$K(p) = \frac{R_2(1 + pCR_1)}{R_1 + R_2(1 + pCR_1)}. \quad (1.25)$$

Положив $p = j\omega$, получим комплексный коэффициент передачи:

$$K(j\omega) = \frac{R_2(1 + j\omega CR_1)}{R_1 + R_2(1 + j\omega CR_1)}. \quad (1.26)$$

С учетом соотношения (1.26) выражения, определяющие АЧХ и

$$K(\omega) = R_2 \sqrt{\frac{(\omega CR_1)^2 + 1}{(\omega CR_1 R_2)^2 + (R_1 + R_2)^2}}; \quad (1.27)$$

$$\varphi(\omega) = \text{arctg} \left(\frac{\omega CR_1^2}{(R_1 + R_2) + (\omega CR_1)^2 R_2} \right). \quad (1.28)$$

Рассмотрим схему пассивного фильтра первого порядка, показанную на рис. 1.9.

Передаточная характеристика такого фильтра определяется выражением

$$K(p) = \frac{pC_1(R_1 + R_2) + 1}{(pC_1 R_1 + 1)(pC_2 R_2 + 1) + pC_1 R_2}. \quad (1.29)$$




Рис. 1.9. Схема пассивного фильтра 1-го порядка (пример 4)




Рис. 1.10. Схема пассивного фильтра 1-го порядка (пример 5)

Положив $p = j\omega$, получим комплексный коэффициент передачи:

$$K(j\omega) = \frac{j\omega C_1(R_1 + R_2) + 1}{(j\omega C_1 R_1 + 1)(j\omega C_2 R_2 + 1) + j\omega C_1 R_2}. \quad (1.30)$$

С учетом соотношения (1.30) выражения, определяющие АЧХ и ФЧХ данного фильтра, принимают вид:

$$K(\omega) = \sqrt{\frac{\omega^2 C_1^2 (R_1 + R_2)^2 + 1}{\omega^2 (C_1 R_1 + C_2 R_2)^2 + (1 - \omega^2 C_1 C_2 R_1 R_2)^2}}; \quad (1.31)$$

$$\varphi(\omega) = \arctg \left(\frac{\omega (C_1 (R_1 + R_2) (1 - \omega^2 C_1 C_2 R_1 R_2) - (C_1 R_1 + C_2 R_2))}{\omega^2 C_1 (R_1 + R_2) (C_1 R_1 + C_2 R_2) + (1 - \omega^2 C_1 C_2 R_1 R_2)} \right). \quad (1.32)$$

Рассмотрим схему пассивного фильтра первого порядка, показанную на рис. 1.10.

Передачная характеристика такого фильтра определяется выражением

$$K(p) = \frac{(1 + pC_2 R_2)(1 + pC_1 R_1)}{(1 + pC_2 R_2)(1 + pC_1 R_1) + pC_2 R_1}. \quad (1.33)$$

Положив $p = j\omega$, получим комплексный коэффициент передачи:

$$K(j\omega) = \frac{(1 + j\omega C_2 R_2)(1 + j\omega C_1 R_1)}{(1 + j\omega C_2 R_2)(1 + j\omega C_1 R_1) + j\omega C_2 R_1}. \quad (1.34)$$




Рис. 1.11. Схема пассивно-го фильтра 1-го порядка (пример 6)




Рис. 1.12. Схема пассивного фильтра 1-го порядка (пример 7)

С учетом соотношения (1.34) выражения, определяющие АЧХ и ФЧХ данного фильтра, принимают вид:

$$K(\omega) = \sqrt{\frac{\omega^2(C_1 R_1 + C_2 R_2)^2 + (1 - \omega^2 C_1 C_2 R_1 R_2)^2}{(1 - \omega^2 C_1 C_2 R_1 R_2)^2 + \omega^2(C_1 R_1 + C_2 R_2 + C_2 R_1)^2}}; \quad (1.35)$$

$$\varphi(\omega) = -\operatorname{arctg} \left(\frac{\omega R_1 C_1 (1 - \omega^2 C_1 C_2 R_1 R_2)}{(1 - \omega^2 C_1 C_2 R_1 R_2)^2 + \omega^2(C_1 R_1 + C_2 R_2)(C_1 R_1 + C_2 R_2 + C_2 R_1)} \right). \quad (1.36)$$

Рассмотрим схему пассивного фильтра первого порядка, показанную на рис. 1.11.

Передаточная характеристика такого фильтра определяется выражением

$$K(p) = \frac{R_2}{R_2 + R_1(1 + pCR_2)}. \quad (1.37)$$

Положив $p = j\omega$, получим комплексный коэффициент передачи:

$$K(j\omega) = \frac{R_2}{R_2 + R_1(1 + j\omega CR_2)}. \quad (1.38)$$

С учетом соотношения (1.38) выражения, определяющие АЧХ и ФЧХ данного фильтра, принимают вид:

$$K(\omega) = \frac{R_2}{\sqrt{(R_1 + R_2)^2 + (\omega CR_1 R_2)^2}}; \quad (1.39)$$

$$\varphi(\omega) = -\operatorname{arctg} \left(\frac{\omega CR_1 R_2}{R_1 + R_2} \right). \quad (1.40)$$

Рассмотрим схему пассивного фильтра первого порядка, показанную на рис. 1.12.

Передаточная характеристика такого фильтра определяется выражением

$$K(p) = \frac{1 + pC_1R_2}{(1 + pC_1R_2)(1 + pC_2R_1) + pC_1R_1}. \quad (1.41)$$

Положив $p = j\omega$, получим комплексный коэффициент передачи:

$$K(j\omega) = \frac{1 + j\omega C_1R_2}{(1 + j\omega C_1R_2)(1 + j\omega C_2R_1) + j\omega C_1R_1}. \quad (1.42)$$

С учетом соотношения (1.42) выражения, определяющие АЧХ и ФЧХ данного фильтра, принимают вид:

$$K(\omega) = \sqrt{\frac{(\omega C_1R_1)^2 + 1}{(1 - \omega^2 C_1C_2R_1R_2)^2 + \omega^2(C_2R_1 + C_1R_2 + R_1C_1)^2}}; \quad (1.43)$$

$$\varphi(\omega) = -\operatorname{arctg} \left(\frac{\omega R_1((C_2(\omega^2 C_1^2 R_2^2 + 1) + C_1))}{(1 - \omega^2 C_1C_2R_1R_2) + \omega^2 C_1R_2(C_2R_1 + C_1R_2 + R_1C_1)} \right). \quad (1.44)$$

Рассмотрим схему пассивного фильтра первого порядка, показанную на рис. 1.13.




Рис. 1.13. Схема пассивного фильтра 1-го порядка (пример 8)

Передаточная характеристика такого фильтра определяется выражением

$$K(p) = \frac{R_3(1 + pCR_2)}{R_3(1 + pCR_2) + R_1(1 + pC(R_2 + R_3))}. \quad (1.45)$$

Положив $p = j\omega$, получим комплексный коэффициент передачи:

$$K(j\omega) = \frac{R_3(1 + j\omega CR_2)}{R_3(1 + j\omega CR_2) + R_1(1 + j\omega C(R_2 + R_3))}. \quad (1.46)$$

С учетом соотношения (1.46) выражения, определяющие АЧХ и ФЧХ данного фильтра, принимают вид:

$$K(\omega) = R_3 \sqrt{\frac{(\omega CR_2)^2 + 1}{(R_1 + R_3)^2 + (\omega C)^2 (R_2 R_3 + R_1(R_2 + R_3))^2}}; \quad (1.47)$$

$$\varphi(\omega) = -\arctg\left(\frac{\omega CR_1 R_3}{R_1 + R_3 + (\omega C)^2 (R_2^2 (R_1 + R_3) + R_1 R_2 R_3)}\right). \quad (1.48)$$

Рассмотрим схему пассивного фильтра нижних частот второго порядка, показанную на рис. 1.14.




Рис. 1.14. Схема пассивного фильтра нижних частот второго порядка

Передаточная характеристика фильтра нижних частот второго порядка определяется выражением

$$K(p) = \frac{1}{pC_1 R_1 + 1} \frac{R_3}{R_3 + R_2(1 + pCR_3)}. \quad (1.49)$$

Рассмотрим схему полосового фильтра второго порядка, показанную на рис. 1.15.

Передаточная характеристика такого фильтра определяется выражением

$$K(p) = \frac{pRC}{1 + 3pRC + p^2 R^2 C^2}. \quad (1.50)$$

Положив $p = j\omega$, получим комплексный коэффициент передачи:

$$K(j\omega) = \frac{j\omega RC}{1 + 3j\omega RC - \omega^2 R^2 C^2}. \quad (1.51)$$




Рис. 1.15. Схема пассивного полосового фильтра второго порядка

Учитываем, что для пассивного полосового фильтра второго порядка частота среза и резонансная частота фильтра имеют следующий вид:

$$\omega_{\text{п}} = \omega RC \quad \text{и} \quad f_{\text{р}} = \frac{1}{2\pi RC}. \quad (1.52)$$

С учетом соотношений (1.51), (1.52) выражения, определяющие АЧХ и ФЧХ данного фильтра, принимают вид:

$$K(\omega) = \frac{1}{\sqrt{\left(\frac{1}{\omega_{\text{п}}} - \omega_{\text{п}}\right)^2 + 9}}; \quad (1.53)$$

$$\varphi(\omega) = \text{arctg} \left(\frac{1 - \omega_{\text{п}}^2}{3\omega_{\text{п}}} \right). \quad (1.54)$$

Рассмотрим схему колебательного контура на пассивных RC-элементах, показанную на рис. 1.16.

Передачная характеристика такого фильтра определяется выражением

$$K(p) = \frac{R + pL}{1 + pRC + p^2LC}. \quad (1.55)$$

Так как номинал резистора R выбирают, как правило, из диапазона 1...100 мОм, то выражение (1.55) можно представить в виде




Рис. 1.16. Схема колебательного контура

$$K(p) = \frac{pL}{1 + pRC + p^2LC}. \quad (1.56)$$

Положив $p = j\omega$, получим комплексный коэффициент передачи:

$$K(j\omega) = \frac{j\omega L}{1 + j\omega RC - \omega^2 LC}. \quad (1.57)$$

Учитываем, что для колебательного контура резонансная частота имеет следующий вид:

$$f_p = \frac{1}{2\pi\sqrt{LC}}. \quad (1.58)$$

1.3. Порядок выполнения

1. Выполните пп. 2, 3 для схем на рис. 1.2, 1.4. Получите для данных схем соответствующие АЧХ и ФЧХ, приведенные на рис. 1.3, 1.5.

2. Соберите схему в соответствии с изображением на рис. 1.6.

2.1. В качестве синусоидального источника используйте элемент «Sine Source» с моделью «GENERAL».

2.2. Для установки узла вывода «Out» следует переключиться из режима выбора «Select Mode»  в текстовый режим «Text Mode»  (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст «Out» в поле ввода, переключиться в исходный режим «Select Mode»  (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме.

3. Проведите частотный анализ.

3.1. Вызовите частотный анализ с помощью пункта меню «Analysis → AC...» (Alt + 2).

3.2. В открывшемся окне «AC Analysis Limits» установите параметры в соответствии с рис. 1.17.




Рис. 1.17. Окно «AC Analysis Limits»

3.3. Нажмите кнопку «Run» для запуска.

3.4. В открывшейся вкладке вы увидите графики АЧХ и ФЧХ.

3.5. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «AC → Exit Analysis» (F3).

4. Зарисуйте АЧХ и ФЧХ.

5. Повторите пп. 2–4 для схем на рис. 1.7–1.16.

6. В соответствии с полученными графиками АЧХ и ФЧХ для схем на рис. 1.6–1.16 выполните анализ их выражений из теоретической части и сделайте соответствующие выводы.

7. Составьте отчёт по следующим пунктам:

а) титульный лист по ГОСТ;

б) цель работы, схемы исследуемых пассивных фильтров, основные соотношения для их расчета;

в) графики АЧХ и ФЧХ пассивных фильтров, построенные по экспериментальным данным;

г) выводы по всем исследуемым схемам пассивных фильтров.

Контрольные вопросы

1. Классификация и основные параметры пассивных фильтров.

2. Основное назначение и применение пассивных фильтров.

3. Основные характеристики пассивных фильтров.

4. Передаточная функция (операторная и комплексная) пассивных фильтров.

5. Частотные характеристики пассивных фильтров.

2 ИССЛЕДОВАНИЕ И РАСЧЕТ ДИОДНЫХ СХЕМ

Целью главы являются изучение и исследование характеристик и параметров диодов и их практических схем с помощью ППП Micro-Cap.

2.1. Классификация и основные характеристики диодов

Полупроводниковый диод представляет собой комбинацию двух полупроводников с различными типами проводимости. На рис. 2.1 приведены условные обозначения основных полупроводниковых диодов.




Рис. 2.1. Условные обозначения диодов на схемах:
а — выпрямительный диод; б — стабилитрон; в — диод Шоттки

По схемотехническому исполнению и назначению диоды можно разделить на следующие основные виды.

Выпрямительный диод — полупроводниковый диод, пропускающий ток только в одном направлении. Ток, протекающий в прямом направлении, т.е. от «+» к «-», практически не меняется, а в обратном направлении почти не протекает. Этот эффект объясняется свойствами *p-n*-перехода.

Стабилитрон — применяется в цепях тока для стабилизации напряжения. Работает в режиме электронного пробоя.

Диод Шоттки — полупроводниковый диод с малым падением напряжения при прямом включении (контакт металл-полупроводник).

К основным характеристикам диодов относят следующие:

- вольт-амперная характеристика (ВАХ);
- $U_{\text{обр max}}$ — максимально допустимое обратное напряжение;
- $I_{\text{пр max}}$ — максимально допустимый прямой ток;

- $I_{\text{н}}$ — номинальный прямой ток;
- I_0 — обратный тепловой ток;
- $E_{\text{пр}}$ — падение напряжения на прямо смещённом диоде;
- $f_{\text{min}}, f_{\text{max}}$ — диапазон рабочих частот.

Для стабилитрона приводятся еще несколько основных характеристик:

- $U_{\text{ст}}$ — напряжение стабилизации;
- $I_{\text{ст min}}, I_{\text{ст max}}$ — диапазон рабочих токов.

Вольт-амперная характеристика полупроводникового диода приведена на рис. 2.2.

На ВАХ диода выделяют три области.

I. Область прямого включения диода. Характеризуется экспоненциальной зависимостью тока от напряжения. Диод открыт. Линеаризуя прямую ветвь, мы получаем падение напряжения на прямосмещенном диоде ($E_{\text{пр}}$), если он выполнен из кремния, то $E_{\text{пр}} \approx 0,7$ В.

II. Область обратного включения диода. Характеризуется очень большим сопротивлением диода. Через диод течет очень маленький ток I_0 [нА, пА]. Диод закрыт.

III. Область пробоя. Характеризуется резким возрастанием тока при малом увеличении напряжения. Различают два вида пробоя: электронный (обратимый) и тепловой (необратимый, разрушение материала).

Стабилитрон в отличие от выпрямительного диода работает в режиме обратного смещения и использует обратную ветвь ВАХ.

На рис. 2.3 приведена ВАХ полупроводникового стабилитрона.

Стабилитроны применяются для стабилизации и ограничения переменного напряжения. В качестве полупроводника выбирают кремний, так как у кремния обратный ток достаточно мал, а переход в области пробоя достаточно резкий. Напряжение в интервале от I_{min} до I_{max} не изменяется и равно $U_{\text{ст}}$ (см. рис. 2.3).

Математическое выражение, описывающее работу диода, имеет вид




Рис. 2.2. ВАХ диода

$$I = I_0(e^{\frac{eU}{kT}} - 1), \quad (2.1)$$




Рис. 2.3. ВАХ стабилитрона

При обратном смещении диода также должно учитываться сопротивление утечки R_y . При больших уровнях инжекции в выражение (2.1) необходимо включить эмпирические константы A и M . Учитывая все вышеуказанные замечания, выражение (2.1) можно представить в виде

$$I = AI_0 \left[\exp \left(\frac{e(U - Ir_6)}{MkT} \right) - 1 \right] + \frac{U - Ir_6}{R_y}. \quad (2.2)$$

Эквивалентная схема замещения полупроводникового диода представлена на рис. 2.4.




Рис. 2.4. Эквивалентная схема диода: C_d — емкость, отражающая динамические параметры

2.2. Практические диодные схемы

2.2.1. Простейшие схемы включения диодов

Простейшие схемы включения диодов приведены на рис. 2.5.

Рассмотрим схему на рис. 2.5,а. В данной схеме последовательно с диодом D1 подключен резистор R1, который выполняет роль нагрузки и препятствует перегоранию диода. Используя

где I_0 — обратный ток диода, еще его называют тепловым обратным током (определяется физическими свойствами полупроводника); e — элементарный заряд; k — постоянная Больцмана; T — абсолютная температура.

Однако выражение (2.1) не учитывает объемного сопротивления диода r_6 (рис. 2.4), а между тем при прямом смещении диода на этом сопротивлении от тока I , протекающего через диод, возникает напряжение Ir_6 . При обратном




Рис. 2.5. Простейшие схемы включения диодов: *a* — прямое; *б* — обратное

выражение (2.1), можно показать, что если напряжение $U > 0$, то ток через диод будет возрастать по экспоненциальному закону:

$$I = I_0 \left[\exp \left(\frac{eU}{kT} \right) - 1 \right],$$

при $U \rightarrow \infty$ ток $I \rightarrow \infty$.

Если напряжение $U < 0$, то сопротивление диода резко возрастает и ток практически не протекает:

$$I = I_0 \left[\exp \left(-\frac{eU}{kT} \right) - 1 \right],$$

при $U \rightarrow \infty -eU/kT \rightarrow 0$, а ток $I \rightarrow -I_0$.

Временные диаграммы напряжений простейшей схемы диода при его прямом включении приведены на рис. 2.6.




Рис. 2.6. Временные диаграммы напряжений простейшей схемы диода

Как видно из рис. 2.6, диод пропускает ток только в одном направлении.

2.2.2. Односторонний ограничитель напряжения

Практическая схема одностороннего ограничителя напряжения приведена на рис. 2.7.




Рис. 2.7. Схема одностороннего ограничителя напряжения

Данная схема ограничивает напряжение только на положительной полуволне входного напряжения (сигнала). В то время, когда напряжение $U > 0$, диод D1 открыт и напряжение на R3 не будет превышать значения $E + E_{пр}$. В нашем случае напряжение источника $E = 5$ В, напряжение на диоде $E_{пр} = 0,867$ В. Когда напряжение $U < 0$, диод закрывается, напряжение не изменяется.

Временные диаграммы напряжений одностороннего ограничителя приведены на рис. 2.8.




Рис. 2.8. Временные диаграммы одностороннего ограничителя напряжения

2.2.3. Двухсторонний ограничитель напряжения

Практическая схема двухстороннего ограничителя напряжения приведена на рис. 2.9.




Рис. 2.9. Схема двухстороннего ограничителя напряжения

На практике возможны случаи, когда требуется ограничить напряжение с двух сторон, для этого в схему одностороннего ограничителя подключается ветвь, содержащая дополнительные элементы — диод D2 и источник E1. Принцип работы данной диодной схемы тот же, что и у одностороннего ограничителя напряжения.

2.2.4. Однополупериодный выпрямитель напряжения

Практическая схема однополупериодного выпрямителя напряжения приведена на рис. 2.10.




Рис. 2.10. Схема однополупериодного выпрямителя напряжения

Принцип работы данной диодной схемы следующий. Если $U > 0$, то диод D1 открывается, а конденсатор C1 начнет заряжаться до значения U_{max} . Зарядка происходит по контуру: +U, D1, C1, «общий провод». Если $U < 0$, то происходит разрядка конденсатора C1, так как диод D1 закрыт, разрядка происходит по контуру: C1, R1, «общий провод». Временные диаграммы напряжений однополупериодного выпрямителя напряжения приведены на рис. 2.11.




Рис. 2.11. Временные диаграммы однополупериодного выпрямителя напряжения

Из рис. 2.11 видно, что конденсатор должен обладать немалой емкостью, чтобы не происходило большого разряжения, а частота входного напряжения должна быть достаточно небольшой, чтобы конденсатор успевал полностью заряжаться.

2.2.5. Диодный мост

Практическая схема диодного моста приведена на рис. 2.12.

Принцип действия диодного моста заключается в том, что при напряжении $U > 0$ в точке 1 ток протекает по контуру: +U, D2, R1, «общий провод». В этом случае диод D1 закрыт и не пропускает тока. При напряжении $U < 0$ в точке 2 ток течет по контуру: +U, D3, R1, «общий провод». Соответственно, ток через резистор R1 в обоих случаях протекает в одном направлении.




Рис. 2.12. Схема диодного моста




Рис. 2.13. Временные диаграммы напряжений диодного моста

Временные диаграммы напряжений диодного моста приведены на рис. 2.13.

2.2.6. Двухполупериодный выпрямитель напряжения

Практическая схема двухполупериодного выпрямителя напряжения приведена на рис. 2.14.

В данной схеме параллельно резистору $R1$ подключается конденсатор $C1$. Роль конденсатора такая же, как и в схеме однополупериодного выпрямителя напряжения. При использовании диодного моста напряжение становится более сглаженным по сравнению с практической схемой на рис. 2.10.




Рис. 2.14. Схема двухполупериодного выпрямителя напряжения

2.2.7. Схема стабилизации переменного напряжения

Практическая схема стабилизации переменного напряжения приведена на рис. 2.15.




Рис. 2.15. Схема стабилизации переменного напряжения:
D1 — стабилитрон

Временные диаграммы напряжений схемы стабилизации переменного напряжения приведены на рис. 2.16.

Из рис. 2.16 видно, что, когда $U > 0$, напряжение на резисторе R2 не превышает определенного значения $U_{ст}$, в нашем случае — значения 5,7 В. Когда напряжение $U < 0$, стабилитрон открывается и напряжение на резисторе R2 становится равным $E_{пр} \approx 0,7$ В. Значение тока через стабилитрон находится в интервале от $I_{мин}$ до $I_{маx}$ и определяется по второму закону Кирхгофа:

$$U = U_{ст} + (I_{D1} + I_{R2})R_1, \quad (2.3)$$




Рис. 2.16. Временные диаграммы схемы стабилизации напряжения

где $I_{D1} = I_{ст}$, $I_{R2} = U_{ст}/R_2$. Зная значения $U_{ст}$, U , R_2 , R_1 , можно определить ток через стабилитрон. Регулируя номинал резистора R_1 , можно задать ток через стабилитрон. Значения токов I_{min} и I_{max} приводятся в справочниках.

2.3. Порядок выполнения

1. Соберите схему в соответствии с рис. 2.5,а.

1.1. В качестве источника переменного напряжения используйте «Sine Source» с моделью «GENERAL», амплитудой 15 В ($A = 15$) и частотой 1000 Гц ($F = 1k$).

1.2. Для установки узла ввода «In» и вывода «Out» следует переключиться из режима выбора «Select Mode» в текстовый режим «Text Mode» (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст-название узла в поле ввода, переключиться в исходный режим «Select Mode» (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме. Для того чтобы проставить номера узлов в схеме, нажмите на пиктограмму

1.3. В качестве модели диода следует использовать модель «\$GENERIC».

2. Проведите анализ.

2.1. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

2.2. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 2.17.




Рис. 2.17. Окно «Transient Analysis Limits»

2.3. Нажмите кнопку «Run» для запуска.

2.4. В открывшейся вкладке вы увидите графики напряжений.

2.5. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «Transient → Exit Analysis» (F3).

3. Зарисуйте графики напряжений.

4. Повторите пп. 1–3 для схем на рис. 2.5,б, 2.7, 2.9, 2.10, 2.12, 2.14 и 2.15.

4.1. Для схемы на рис. 2.7 используйте источник постоянного напряжения «Battery» со значением 5 В ($V = 5$). Для получения точных значений напряжения ограничения нажмите на пиктограмму «Локальный максимум» ($\sqrt{\text{M}}$).

Для данной схемы постройте временные диаграммы $U_{\text{вх}}(t)$ и $U_{\text{вых}}(t)$, если $U_{\text{вх}}(t) = A \sin(2\pi ft)$, где $A = 20$ В; $f = 750$ Гц; $R_3 = 2000$ Ом; $R_2 = 100$ Ом; диод кремниевый ($E_{\text{пр}} = 0,7$ В); $E = 3$ В.

4.2. Для схем на рис. 2.12, 2.14 используйте диоды с моделью «\$GENERIC», диодный мост можно выбрать из «Analog Library».

4.3. Для схемы на рис. 2.15 используйте стабилитрон «Zener» с моделью «\$GENERIC». Установите напряжение начала пробоя равным 5 ($BV = 5$).

Для данной схемы постройте временные диаграммы $U_{\text{вх}}(t)$ и $U_{\text{вых}}(t)$, если $U_{\text{вх}}(t) = A \sin(2\pi ft)$, где $A = 20$ В; $f = 500$ Гц; $R_2 = 2000$ Ом; $R_1 = 100$ Ом; стабилитрон кремниевый ($E_{\text{пр}} = 0,7$ В); $U_{\text{ст}} = 7$ В.

Рассчитайте, с каким номиналом должно быть сопротивление резистора R_1 , если напряжение стабилитрона $U_{ст} = 7$ В, напряжение источника $U = 15$ В, сопротивление нагрузки $R_H = 2$ кОм, минимальный ток стабилитрона $I_{\min} = 1$ мА, а максимальный $I_{\max} = 100$ мА.

5. Проведите исследование временных диаграмм напряжений рассмотренных практических диодных схем и сделайте соответствующие выводы по каждой схеме.

6. Составить отчёт по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, исследуемые диодные схемы, основные соотношения для их расчета;
- в) экспериментальные данные;
- г) проверка результатов проведенных исследований.

Контрольные вопросы

1. Определение и условные обозначения диодов.
2. Классификация диодов.
3. Практическое применение и основные параметры диодов.
4. Математическая модель диода. ВАХ диода.
5. Принцип работы стабилитрона. ВАХ стабилитрона.
6. Принцип работы одностороннего ограничителя напряжения.
7. Принцип работы двухстороннего ограничителя напряжения.
8. Принцип работы схемы диодного моста.
9. Принцип работы схем выпрямления напряжения.
10. Принцип работы схемы стабилизации переменного напряжения.

3 ПРОЕКТИРОВАНИЕ И РАСЧЕТ УСИЛИТЕЛЬНЫХ КАСКАДОВ С ОБЩИМ ЭМИТТЕРОМ

Целью главы является изучение принципов функционирования и проектирования усилительных каскадов (УК) на биполярных транзисторах, включенных по схеме с общим эмиттером (ОЭ), а также их практических схем с помощью ППП Micro-Cap.

3.1. Классификация усилительных каскадов

Усилителем называется электронное устройство, предназначенное для усиления входного электрического сигнала по напряжению, току или мощности за счет преобразования энергии источника питания в энергию выходного сигнала.

Усилители можно классифицировать по следующим признакам.

По типу усиливаемого сигнала:

- усилители гармонических сигналов (непрерывных колебаний);
- усилители импульсных сигналов;
- усилители постоянного тока (УПТ).

По функциональному назначению:

- усилители напряжения;
- усилители тока;
- усилители мощности.

По диапазону усиливаемых частот:

- усилители напряжения звуковой частоты — УЗЧ [усилители напряжения низкой частоты (УНЧ)]. Диапазон частот таких усилителей — от десятков Гц до десятков или сотен кГц;
- усилители напряжения радиочастот УРЧ [усилители напряжения высокой частоты (УВЧ)];
- избирательные (резонансные или узкополосные) усилители;
- широкополосные усилители (от сотен кГц до сотен МГц).

По виду соединительных цепей усилительных каскадов:

- УК с гальваническими междукаскадными связями (непосредственные связи);
- УК с емкостными связями;

- УК с индуктивными (трансформаторными) связями (в настоящее время применяется крайне редко).

По характеру нагрузки:

- усилители с активной нагрузкой;
- усилители с емкостной нагрузкой;
- усилители с индуктивной нагрузкой.

УК на биполярных транзисторах нашли широкое применение в аналоговых и цифровых приборах как бытового, так и военного назначения. УК широко используются в акустических и антенных системах. УК на биполярных транзисторах классифицируют по мощности и частотным свойствам.

По мощности УК подразделяют:

- на маломощные $P_{\text{вых}} \leq 0,3$ Вт;
- средней мощности $0,3 \text{ Вт} < P_{\text{вых}} \leq 1,5$ Вт;
- мощные $P_{\text{вых}} > 1,5$ Вт.

По частотным свойствам УК подразделяют:

- на низкочастотные $f_{\alpha} \leq 0,3$ МГц;
- средней частоты $0,3 \text{ МГц} < f_{\alpha} \leq 3$ МГц;
- высокой частоты $3 \text{ МГц} < f_{\alpha} \leq 30$ МГц;
- сверхвысокой частоты $f_{\alpha} > 30$ МГц.

В зависимости от максимального напряжения коллектор-эмиттер УК на биполярных транзисторах подразделяют: на низковольтные и высоковольтные, а также маломощные и термостабильные усилительные каскады.

В зависимости от того, какой электрод транзистора является общим относительно входного и выходного напряжений, различают следующие схемы включения УК на биполярных транзисторах:

- с общим эмиттером (ОЭ);
- с общей базой (ОБ);
- с общим коллектором (ОК).

3.2. Практические схемы УК с ОЭ

УК с ОЭ являются самыми распространенными УК и имеют большой коэффициент усиления по напряжению и по току, а также низкое входное сопротивление. Простейшая схема УК с ОЭ с параметрами, указанными в табл. 3.1 (см. разд. 3.3), приведена на рис. 3.1.

Принцип работы данной схемы заключается в следующем.

В приведенной схеме $R_1 = R_r$, $R_2 = R_k$, $R_3 = R_n$, $V_2 = E_n$, V_1 — синусоидальный источник входного сигнала. Как правило,




Рис. 3.1. Простейшая схема УК с ОЭ

потенциал коллектора устанавливают равным $U_K = U_1 = E_{\text{п}}/2$. Данная схема является теоретической и на практике не применяется, так как нет необходимых цепей стабилизации УК. После выполнения анализа по постоянному току (режим DC) получим график зависимости выходного напряжения от входного (рис. 3.2).




Рис. 3.2. Моделирование УК с ОЭ в режиме DC

По графику на рис. 3.2 можно найти входное напряжение, при котором УК будет усиливать и сигнал на выходе не будет искажен. На графике: DC — постоянная составляющая входного сигнала, A — амплитуда входного сигнала, при которых УК будет работать в нормальном режиме. Для приведенного случая постоянную составляющую входного напряжения выберем посередине участка линейного усиления $DC = 0.82$ В, $A = 0.01$ В. Если задать входные воздействия, которые будут выходить

за пределы участка линейного усиления, то получим искажения входного сигнала либо уменьшение коэффициента усиления УК (рис. 3.3).




Рис. 3.3. Линейные искажения входного сигнала УК с ОЭ

Как видно из графика на рис. 3.2, диапазон входных напряжений, при котором УК работает в нормальном режиме, довольно узкий, для его расширения в схему, приведенную на рис. 3.1, добавляют дополнительный резистор R4, номинал $R_Э$ которого выбирают из следующего диапазона:

$$R_Э = (0,1 \dots 0,3)R_К. \quad (3.1)$$

С учетом дополнительного резистора R4 в цепи эмиттера схема УК будет иметь вид, представленный на рис. 3.4. Резистор R4 не только расширяет диапазон входных воздействий, но и является тепловой стабилизацией УК.

Положение рабочей точки УК с ОЭ определяется значением постоянного напряжения на базе транзистора (U_2), для задания которого в схему УК дополнительно вводят делитель напряжения на резисторах R5 и R6, а также разделительный конденсатор C1. С учетом этого схема УК с ОЭ будет иметь вид, показанный на рис. 3.5.

Резисторы R5 и R6 фиксируют положение рабочей точки путем стабилизации тока базы УК и рассчитываются по следующим




Рис. 3.4. Схема УК с ОЭ с резистором R4




Рис. 3.5. Схема УК с ОЭ со стабилизацией рабочей точки

выражениям:

$$R_5 = \frac{E_{\text{п}} - U_2}{I_{\text{А}}}; \quad (3.2)$$

$$R_6 = \frac{U_2}{I_{\text{А}} - I_{\text{Б}}}; \quad (3.3)$$

$$I_{\text{Б}} = I_{\text{К}}/\beta; \quad (3.4)$$

$$I_{\text{К}} = \frac{E_{\text{п}}}{2R_5}, \quad (3.5)$$

где ток делителя $I_{\text{А}} = (3 \dots 10)I_{\text{Б}}$; β — коэффициент усиления сигнала по току для схемы УК с ОЭ.

При расчете резисторов R5 и R6 предполагается, что постоянная составляющая входного сигнала равна нулю, однако в реальных схемах это не всегда так и для ее удаления во входном сигнале перед делителем ставится разделительный конденсатор C1. Номинал конденсатора C1 рассчитываются по следующим выражениям:

$$C_1 \geq \frac{1}{\omega_{\text{н}}(R_{\text{г}} + R_{\text{вхОЭ}})}; \quad (3.6)$$

$$R_{\text{вхОЭ}} = r_{\text{Б}} + (1 + \beta)r_{\text{Э}} \approx \beta r_{\text{Э}}; \quad (3.7)$$

$$r_{\text{Э}} = \varphi_{\text{т}}/I_{\text{Э}}, \quad (3.8)$$

где $I_{\text{Э}} = I_{\text{К}} + I_{\text{Б}}$, а $\varphi_{\text{т}} \approx 25$ мВ; $\omega_{\text{н}}$ — нижняя частота полосы пропускания сигнала.

На практике часто применяются и тепловая (эмиттерная) стабилизация, и стабилизация рабочей точки УК одновременно.

На рис. 3.6 приведена схема УК с ОЭ с двумя видами стабилизации.




Рис. 3.6. Схема УК с ОЭ с двумя видами стабилизации

Однако добавление дополнительных резисторов в схему УК влечет за собой уменьшение коэффициента усиления K_0 УК. Для увеличения коэффициента усиления УК в полосе пропускания в схему дополнительно вводят конденсатор C2. Схема УК с ОЭ будет иметь вид, показанный на рис. 3.7.




Рис. 3.7. Схема повышения коэффициента усиления K_0 УК с ОЭ

В приведенной схеме конденсатор C2 шунтирует резистор R4, тем самым увеличивая коэффициент усиления УК в полосе




Рис. 3.8. Схема формирования выходного сигнала УК на нулевом уровне




Рис. 3.9. Моделирование итогового УК с ОЭ в режиме DC

пропускания. Емкость конденсатора C_2 определяют по следующему выражению:

$$C_2 \geq \frac{1}{\omega_H R_4}. \quad (3.9)$$

Для того чтобы убрать постоянную составляющую входного сигнала с выхода УК, дополнительно используют конденсатор C_3 , емкость которого определяют по следующему выражению:

$$C_3 \geq \frac{1}{\omega_H (R_2 + R_5)}. \quad (3.10)$$




Рис. 3.10. Моделирование итогового УК с ОЭ в режиме Transient Analysis




Рис. 3.11. Моделирование итогового УК с ОЭ в режиме AC

Схема УК без постоянной составляющей входного сигнала на выходе УК имеет вид, показанный на рис. 3.8.

Результат выполнения анализа по постоянному току (режим

моделирования DC) приведен на рис. 3.9. В рассматриваемом случае входное напряжение зададим равным $DC = 1.2 \text{ В}$, $A = 0.01 \text{ В}$. Временные диаграммы работы схемы (режим моделирования Transient Analysis) приведены на рис. 3.10.

Коэффициент усиления K_0 УК чувствителен к частоте входного сигнала, поэтому существует такое понятие, как полоса пропускания УК. Полосой пропускания УК называется интервал, в котором сигнал не ослабевает более чем на 3 дБ (рис. 3.11). Частота входного воздействия должна выбираться из диапазона (f_n, f_v) .

3.3. Порядок выполнения

1. Соберите схему в соответствии со схемой на рис. 3.1 с номиналами параметров согласно варианту задания из табл. 3.1. Транзистор для УК выберите типа 2N706A, кремниевый. В параметрах транзистора установите коэффициент передачи тока базы для УК с ОЭ — параметр β (BF) в соответствии с вариантом задания (табл. 3.1).

1.1. Для задания имени необходимого узла следует переключиться из режима выбора «Select Mode»  в текстовый режим «Text Mode» **T** (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст — название узла в поле ввода, переключиться в исходный режим «Select Mode»  (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме. Автоматическую нумерацию узлов в схеме оставить без изменения.

2. Проведите анализ.

2.1. Вызовите анализ схемы по постоянному току (режим моделирования DC) с помощью пункта меню «Analysis → DC...» (Alt + 3).

2.2. В открывшемся окне «DC Analysis Limits» установите параметры в соответствии с рис. 3.12.

2.3. Установите входные воздействия для данной схемы (источник сигнала V1), а также частоту F задайте равную 1 кГц.

2.4. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

2.5. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 3.13.

2.6. Рассчитайте I_K , I_n , $U_{КЭ}$. Сравните полученные значения со значениями, полученными в ППП Micro-Cap. Для просмотра

Таблица 3.1

| Вариант | E_n , В | R_r , Ом | R_K , кОм | R_n , кОм | β | f_n , Гц | f_v , МГц |
|---------|-----------|------------|-------------|-------------|---------|------------|-------------|
| 1 | 10 | 20 | 5 | 25 | 100 | 40 | 20 |
| 2 | 8 | 20 | 3 | 50 | 100 | 80 | 20 |
| 3 | 5 | 40 | 7 | 25 | 50 | 20 | 20 |
| 4 | 5 | 15 | 7 | 50 | 25 | 80 | 20 |
| 5 | 5 | 40 | 5 | 30 | 100 | 40 | 20 |
| 6 | 10 | 20 | 5 | 25 | 50 | 20 | 20 |
| 7 | 8 | 15 | 5 | 25 | 50 | 20 | 20 |
| 8 | 10 | 15 | 3 | 25 | 50 | 20 | 20 |
| 9 | 10 | 20 | 3 | 50 | 50 | 20 | 20 |
| 10 | 10 | 20 | 5 | 50 | 100 | 20 | 20 |
| 11 | 10 | 40 | 7 | 50 | 25 | 40 | 20 |
| 12 | 5 | 15 | 1 | 10 | 120 | 80 | 20 |
| 13 | 8 | 20 | 5 | 50 | 120 | 20 | 20 |
| 14 | 5 | 25 | 3 | 10 | 50 | 10 | 20 |
| 15 | 10 | 10 | 2 | 10 | 25 | 80 | 20 |
| 16 | 5 | 10 | 2 | 30 | 50 | 20 | 20 |
| 17 | 8 | 15 | 7 | 50 | 100 | 20 | 20 |
| 18 | 8 | 40 | 1 | 30 | 25 | 40 | 20 |
| 19 | 5 | 20 | 3 | 25 | 120 | 20 | 20 |
| 20 | 10 | 15 | 1 | 30 | 50 | 80 | 20 |
| 21 | 7 | 10 | 4 | 20 | 50 | 30 | 20 |
| 22 | 10 | 30 | 1 | 20 | 50 | 30 | 20 |
| 23 | 7 | 15 | 4 | 50 | 100 | 80 | 20 |
| 24 | 5 | 30 | 6 | 15 | 50 | 20 | 20 |
| 25 | 7 | 10 | 3 | 15 | 100 | 30 | 20 |
| 26 | 8 | 10 | 6 | 35 | 50 | 35 | 20 |
| 27 | 9 | 15 | 5 | 15 | 25 | 20 | 20 |
| 28 | 9 | 40 | 6 | 20 | 100 | 80 | 20 |
| 29 | 7 | 40 | 6 | 35 | 50 | 10 | 20 |
| 30 | 10 | 15 | 6 | 15 | 25 | 25 | 20 |

значения напряжений в узлах после выполнения анализа переходных процессов нажмите на пиктограмму , для токов — пиктограмму .

3. Зарисуйте и проанализируйте полученные графики и диаграммы.

4. Повторите пп. 1–3 для схем на рис. 3.4–3.7.

4.1. Рассчитайте сопротивление R_{Σ} по выражению (3.1). Соберите схему в соответствии с изображением на рис. 3.4 с учетом рассчитанного сопротивления R_{Σ} .

4.2. Рассчитайте сопротивления R_5 и R_6 по выражениям (3.2) и (3.3) и емкость конденсатора C_1 по выражению (3.6). Соберите




Рис. 3.12. Окно «DC Analysis Limits»




Рис. 3.13. Окно «Transient Analysis Limits»

схему в соответствии с изображением на рис. 3.5 с учетом рассчитанных сопротивлений R_5 и R_6 делителя напряжения и емкости конденсатора C_1 .

4.3. Рассчитайте емкость конденсатора C_2 по выражению (3.9). Соберите схему в соответствии с изображением на рис. 3.7 с учетом рассчитанного значения емкости конденсатора C_2 .

5. Рассчитайте емкость конденсатора C_3 по выражению (3.10). Соберите схему в соответствии с изображением на рис. 3.8 с учетом рассчитанного значения емкости конденсатора C_3 .

5.1. Вызовите анализ схемы по постоянному току (режим моделирования DC) с помощью пункта меню «Analysis → DC...» (Alt + 3).

5.2. В открывшемся окне «DC Analysis Limits» установите параметры в соответствии с рис. 3.12.

5.3. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

5.4. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 3.14.




Рис. 3.14. Окно «Transient Analysis Limits»

5.5. Вызовите частотный анализ схемы (режим моделирования АС) с помощью пункта меню «Analysis → AC...» (Alt + 2).

5.6. В открывшемся окне «AC Analysis Limits» установите параметры в соответствии с рис. 3.15.




Рис. 3.15. Окно «AC Analysis Limits»

5.7. Найдите полосу пропускания усилителя и коэффициент усиления K_0 .

5.8. Установите на входе УК частоту из диапазона (f_H , f_B) и выполните анализ переходных процессов «Transient Analysis». Значения установите в соответствии с рис. 3.14. В зависимости от частоты скорректируйте значение в поле «Время (диапазон) расчета» в соответствии с правилом: чем больше частота, тем меньше время.

6. Составьте отчет по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, исследуемые практические схемы УК с ОЭ;
- в) экспериментальные данные;
- г) результатов проведенных исследований;
- д) выводы по работе.

Контрольные вопросы

1. Определение и классификация УК.
2. Схемы включения УК на биполярных транзисторах.
3. Как выполняется стабилизация рабочей точки УК?
4. Как выполняется термостабилизация УК с ОЭ?
5. Как повысить коэффициент усиления УК с ОЭ?
6. Как на выходе УК перенести выходной сигнал на нулевой уровень?
7. Поясните практическое применение УК.

4 ПРОЕКТИРОВАНИЕ И РАСЧЕТ УСИЛИТЕЛЬНЫХ КАСКАДОВ С ОБЩЕЙ БАЗОЙ

Целью главы является изучение принципов функционирования и проектирования усилительных каскадов на биполярных транзисторах, включенных по схеме с общей базой, а также их практических схем с помощью ППП Micro-Cap.

4.1. Особенности УК с ОБ

Усилительные каскады на биполярном транзисторе, включенном по схеме с общей базой, не так распространены, как каскады с ОЭ. Это связано с тем, что каскад с ОБ усиливает входной сигнал только по напряжению и не усиливает по току, а это значит, что коэффициент усиления по мощности не такой высокий, как у схемы с ОЭ. Однако каскад с ОБ имеет ряд преимуществ по сравнению с каскадом с ОЭ: у него более широкий диапазон входных воздействий, он менее подвержен помехам и является более стабильной системой по температурным и частотным параметрам, чем каскад с ОЭ. Применяется в основном в акустических системах, высокочастотных усилителях и генераторах.

Рассмотрим схему усилительного каскада с ОБ с параметрами, указанными в табл. 4.1 для варианта № 1. Простейшая схема УК с ОБ приведена на рис. 4.1.

В данной схеме $R_1 = R_r$, $R_2 = R_k$, $R_3 = R_n$, $V_2 = E_n$, V_1 — синусоидальный источник питания. Как правило, потенциал коллектора $U_k = E_n/2$. Данная схема является теоретической и на практике не применяется.

После выполнения анализа по постоянному току получим график (рис. 4.2) зависимости выходного напряжения от входного.

По данному графику можно найти входное напряжение, при котором каскад будет усиливать и сигнал на выходе не будет искажен. На графике DC — постоянная составляющая входного сигнала, A — амплитуда входного сигнала, при которых каскад будет работать в нормальном режиме. Для приведенного случая




Рис. 4.1. Простейшая схема усилительного каскада с ОБ




Рис. 4.2. Результат выполнения анализа по постоянному току

постоянную составляющую входного напряжения выберем по середине участка линейного усиления (рис. 4.2): $DC = -0.8$ В, $A = 0.02$ В.

Добавим в схему резистор R_4 (рис. 4.3), номинал $R_Э$ которого выбирается из диапазона $R_Э = (0,1...0,3)R_К$.

Добавим в схему источник постоянного напряжения $V_3 = E_Э$, номинал которого выбирается из диапазона $E_Э = (0,1...0,3)E_К$ и конденсатор C_1 (рис. 4.4). Номинал конденсатора C_1 выбирается по формуле

$$C_1 \geq \frac{1}{\omega_H(R_1 + R_4)}. \quad (4.1)$$




Рис. 4.3. Схема усилительного каскада после добавления резистора R_4




Рис. 4.4. Схема усилительного каскада после добавления источника V_3 и конденсатора C_1

Резистор R_4 и источник постоянного напряжения V_3 предназначены для задания эмиттерного тока в режиме покоя, а конденсатор C_1 убирает постоянную составляющую входного сигнала.

Добавим в схему конденсатор C_2 (рис. 4.5), номинал которого выбирается по формуле

$$C_2 \geq \frac{1}{\omega_H(R_2 + R_3)}. \quad (4.2)$$

Конденсатор C_2 необходим для того, чтобы убрать постоянную составляющую сигнала на выходе каскада.

Данную схему применяют на практике. Результатом выполнения анализа по постоянному току является график, представленный на рис. 4.6.




Рис. 4.5. Схема усилительного каскада после добавления конденсатора C2




Рис. 4.6. Результат выполнения анализа по постоянному току

После установки входных напряжений и выполнения анализа переходных процессов получаем график, представленный на рис. 4.7.

Проведем частотный анализ транзисторного каскада с ОБ (анализ AC).

В результате анализа получим две зависимости: амплитудно-частотную характеристику и фазочастотную характеристику. Результат анализа приведен на рис. 4.8.

Частота входного воздействия должна выбираться из диапазона (f_H, f_B).




Рис. 4.7. Результат выполнения анализа переходных процессов




Рис. 4.8. Результат выполнения частотного анализа

4.2. Порядок выполнения

1. В соответствии с вариантом в табл. 4.1 соберите схему, как на рис. 4.1. Транзистор выберите типа 2N706A, кремниевый. В параметрах транзистора значение ВФ установите согласно β .

1.1. Выполните анализ по постоянному току (DC). Значения установите, как на рис. 4.9. Зарисуйте полученный результат.

1.2. Найдите входные воздействия для данной схемы. Установите их в источник V1, частоту F задайте равной 1 кГц.

Таблица 4.1

| Вариант | $E_{п}, В$ | $R_{г}, Ом$ | $R_{к}, кОм$ | $R_{н}, кОм$ | β | $f_{н}, Гц$ | $f_{в}, Гц$ |
|---------|------------|-------------|--------------|--------------|---------|-------------|-------------|
| 1 | 8 | 15 | 7 | 50 | 100 | 20 | 20 |
| 2 | 8 | 40 | 1 | 30 | 25 | 40 | 20 |
| 3 | 5 | 20 | 3 | 25 | 120 | 20 | 20 |
| 4 | 10 | 15 | 1 | 30 | 50 | 80 | 20 |
| 5 | 5 | 40 | 5 | 30 | 100 | 40 | 20 |
| 6 | 5 | 15 | 1 | 10 | 120 | 80 | 20 |
| 7 | 8 | 20 | 5 | 50 | 120 | 20 | 20 |
| 8 | 5 | 25 | 3 | 10 | 50 | 10 | 20 |
| 9 | 10 | 10 | 2 | 10 | 25 | 80 | 20 |
| 10 | 5 | 10 | 2 | 30 | 50 | 20 | 20 |
| 11 | 10 | 20 | 5 | 25 | 50 | 20 | 20 |
| 12 | 8 | 15 | 5 | 25 | 50 | 20 | 20 |
| 13 | 10 | 15 | 3 | 25 | 50 | 20 | 20 |
| 14 | 10 | 20 | 3 | 50 | 50 | 20 | 20 |
| 15 | 10 | 20 | 5 | 50 | 100 | 20 | 20 |
| 16 | 10 | 20 | 5 | 25 | 100 | 40 | 20 |
| 17 | 8 | 20 | 3 | 50 | 100 | 80 | 20 |
| 18 | 5 | 40 | 7 | 25 | 50 | 20 | 20 |
| 19 | 5 | 15 | 7 | 50 | 25 | 80 | 20 |
| 20 | 10 | 40 | 7 | 50 | 25 | 40 | 20 |
| 21 | 8 | 10 | 6 | 35 | 50 | 35 | 20 |
| 22 | 9 | 15 | 5 | 15 | 25 | 20 | 20 |
| 23 | 9 | 40 | 6 | 20 | 100 | 80 | 20 |
| 24 | 7 | 40 | 6 | 35 | 50 | 10 | 20 |
| 25 | 10 | 15 | 6 | 15 | 25 | 25 | 20 |
| 26 | 7 | 10 | 4 | 20 | 50 | 30 | 20 |
| 27 | 10 | 30 | 1 | 20 | 50 | 30 | 20 |
| 28 | 7 | 15 | 4 | 50 | 100 | 80 | 20 |
| 29 | 5 | 30 | 6 | 15 | 50 | 20 | 20 |
| 30 | 7 | 10 | 3 | 15 | 100 | 30 | 20 |

1.3. Выполните анализ переходных процессов (Transient). Значения установите, как на рис. 4.10. Результат зарисуйте.

1.4. Найдите I_{Σ} , $U_{кЭ}$ и докажите, что $I_{вх} \approx I_{вых}$. Сравните полученные значения со значениями, полученными в ППП Місго-Сар. Чтобы посмотреть значения напряжений в узлах после выполнения анализа переходных процессов нажмите на пиктограмму , для токов пиктограмму .

2. Рассчитайте R_{Σ} . Добавьте RЭ в схему, как на рис. 4.3.

— 2.1. Выполните анализ переходных процессов (Transient). Значения установите, как на рис. 4.10. Результат зарисуйте.




Рис. 4.9. Установки анализа по постоянному току




Рис. 4.10. Установки анализа переходных процессов

3. Рассчитайте E_{Σ} и конденсатор $C1$. Соберите схему, как на рис. 4.4.

3.1. Выполните анализ по постоянному току (DC). Значения установите, как на рис. 4.11. Результат зарисуйте. Найдите входные воздействия.

3.2. Выполните анализ переходных процессов (Transient). Значения установите, как на рис. 4.10. Результат зарисуйте.

4. Рассчитайте конденсатор $C2$. Соберите схему, как на рис. 4.5.

4.1. Выполните анализ переходных процессов (Transient). Значения установите, как на рис. 4.12. Результат зарисуйте.

5. Для схемы рис. 4.5 выполните частотный анализ (AC). Значения установите, как на рис. 4.13.




Рис. 4.11. Установки анализа по постоянному току




Рис. 4.12. Установки анализа переходных процессов




Рис. 4.13. Установки частотного анализа

5.1. Найдите полосу пропускания и K_0 .

5.2. Установите на входе каскада частоту из диапазона (f_n, f_v) и выполните анализ переходных процессов (Transient). Значения установите, как на рис. 4.12. В зависимости от частоты поле «Время (диапазон) расчета» необходимо корректировать по правилу — чем больше частота, тем меньше время. Результат зарисуйте.

6. Составьте отчет по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, исследуемые практические схемы УК с ОБ;
- в) экспериментальные данные;
- г) результаты проведенных исследований;
- д) выводы по работе.

Контрольные вопросы

1. Определение и классификация УК.
2. Схемы включения УК на биполярных транзисторах.
3. Как выполняется стабилизация рабочей точки УК?
4. Как выполняется термостабилизация УК с ОБ?
5. Как повысить коэффициент усиления УК с ОБ?
6. Как на выходе УК перенести выходной сигнал на нулевой уровень?
7. Поясните практическое применение УК.

5 ПРОЕКТИРОВАНИЕ И РАСЧЕТ УСИЛИТЕЛЬНЫХ КАСКАДОВ С ОБЩИМ КОЛЛЕКТОРОМ

Целью главы является изучение принципов функционирования и проектирования усилительных каскадов на биполярных транзисторах, включенных по схеме с общим коллектором (ОК), а также их практических схем с помощью ППП Micro-Cap.

5.1. Особенности усилительных каскадов с ОК

Усилительный каскад с ОК, также называемый эмиттерным повторителем, так как выходной ток равен эмиттерному току, имеет большое входное сопротивление и малое выходное сопротивление. Коэффициент усиления по напряжению равен или меньше единицы. Усилительный каскад с ОК применяется в практических схемах для увеличения выходного сопротивления.

5.2. Практические схемы УК с ОК

Простейшая схема УК с ОК с параметрами, указанными в табл. 5.1 (вариант 1), приведена на рис. 5.1.




Рис. 5.1. Простейшая схема УК с ОК

Принцип работы данной схемы заключается в следующем.

В приведенной схеме $R_1 = R_{г}$, $R_2 = R_{к}$, $R_3 = R_{н}$, $R_4 = R_{э}$, $V_2 = E_{п}$, V_1 — синусоидальный источник входного сигнала. Как правило, потенциал коллектора устанавливается равным $U_{к} = U_1 = E_{п}/2$. Данная схема является теоретической и на практике не применяется, так как нет необходимых цепей стабилизации УК.

Номинал сопротивления $R_4 = R_Э$ выбирают из диапазона

$$R_Э = (0,1 \dots 0,3)R_К. \quad (5.1)$$

После выполнения анализа по постоянному току получим график (рис. 5.2) зависимости выходного напряжения от входного.




Рис. 5.2. Моделирование УК с ОК в режиме DC

По графику на рис. 5.2 можно найти входное напряжение, при котором УК будет усиливать и сигнал на выходе не будет искажен. На графике DC — постоянная составляющая входного сигнала, A — амплитуда входного сигнала, при которых УК будет работать в нормальном режиме.

Как видно, график на рис. 5.2 расположен под углом 45° к оси X, это означает, что входное и выходное напряжения одинаково изменяются, а коэффициент усиления каскада $K_0 \leq 1$. Если задать входные воздействия, которые будут выходить за пределы линейного усиления, то получим искажение входного сигнала. Для приведенного случая постоянную составляющую входного напряжения выберем посередине участка линейного усиления $DC = 6,5$ В, $A = 2$ В.

Для стабилизации рабочей точки УК с ОК в схему УК дополнительно вводят делитель напряжения на резисторах R5 и R6. С учетом этого схема УК с ОЭ будет иметь вид, представленный на рис. 5.3.

Резисторы R5 и R6 стабилизируют положение рабочей точки путем стабилизации тока базы УК. На практике часто одновременно применяются и тепловая (эмиттерная) стабилизация, и




Рис. 5.3. Схема УК с ОК со стабилизацией рабочей точки

стабилизация рабочей точки УК. Резисторы R_5 и R_6 рассчитывают по следующим выражениям:

$$R_5 = (E_{\text{п}} - U_{\text{Б}}) / I_{\text{А}}; \quad (5.2)$$

$$R_6 = U_{\text{Б}} / (I_{\text{А}} - I_{\text{Б}}), \quad (5.3)$$

где ток делителя $I_{\text{А}} = (3 \dots 10) I_{\text{Б}}$.

При расчете резисторов R_5 и R_6 предполагается, что постоянная составляющая входного сигнала равна нулю, однако в реальных схемах это не всегда так, и для ее удаления во входном сигнале перед делителем напряжения ставится разделительный конденсатор C_1 .

Номинал конденсатора рассчитывается по следующим выражениям:

$$C_1 \geq \frac{1}{\omega_{\text{н}}(R_{\text{Г}} + R_{\text{вхОЭ}})}; \quad (5.4)$$

$$R_{\text{вхОК}} = r_{\text{Б}} + (1 + \beta)(R_3 \parallel R_4).$$

Для того чтобы убрать постоянную составляющую с выхода УК, дополнительно используют конденсатор C_2 , емкость которого определяют по выражению

$$C_2 \geq \frac{1}{\omega_{\text{н}}(R_3 + R_4)}. \quad (5.5)$$

Схема формирования выходного сигнала УК на нулевом уровне приведена на рис. 5.4.

В рассматриваемом случае входное напряжение зададим равным $DC = 6.5$ В, $A = 2$ В. Временные диаграммы работы схемы (режим моделирования Transient Analysis) приведены на рис. 5.5.




Рис. 5.4. Схема формирования выходного сигнал УК на нулевом уровне




Рис. 5.5. Результат анализа переходных процессов УК с ОК в режиме Transient Analysis

Коэффициент усиления K_0 УК чувствителен к частоте входного сигнала, поэтому существует такое понятие, как полоса пропускания УК. Полосой пропускания УК называется интервал, в котором сигнал не ослабевает более чем на 3 дБ (рис. 5.6). Частота входного воздействия должна выбираться из диапазона (f_H, f_B) .




Рис. 5.6. Моделирование итогового УК с ОЭ в режиме АС

5.3. Порядок выполнения

1. Соберите схему в соответствии с изображением на рис. 5.1 с номиналами параметров согласно варианту задания из табл. 5.1. Транзистор для УК выберите типа 2N706A, кремниевый. В параметрах транзистора установите коэффициент передачи тока базы для УК с ОЭ — параметр β (BF) в соответствии с вариантом задания.

1.1. Для установки необходимого узла следует переключиться из режима выбора «Select Mode»  в текстовый режим «Text Mode» **T** (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст — название узла в поле ввода, переключиться в исходный режим «Select Mode»  (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме.

2. Проведите анализ.

2.1. Вызовите анализ схемы по постоянному току (режим моделирования DC) с помощью пункта меню «Analysis → DC...» (Alt + 3).

2.2. В открывшемся окне «DC Analysis Limits» установите параметры в соответствии с рис. 5.7.

2.3. Установите входные воздействия для данной схемы (источник сигнала V1), а также частоту F задайте равной 1 кГц.

Таблица 5.1

| Вариант | $E_{п}$, В | $R_{г}$, Ом | $R_{к}$, кОм | $R_{н}$, кОм | β | $f_{н}$, Гц | $f_{в}$, МГц |
|---------|-------------|--------------|---------------|---------------|---------|--------------|---------------|
| 1 | 10 | 20 | 5 | 25 | 50 | 20 | 20 |
| 2 | 8 | 15 | 5 | 25 | 50 | 20 | 20 |
| 3 | 10 | 15 | 3 | 25 | 50 | 20 | 20 |
| 4 | 10 | 20 | 3 | 50 | 50 | 20 | 20 |
| 5 | 10 | 20 | 5 | 50 | 100 | 20 | 20 |
| 6 | 10 | 20 | 5 | 25 | 100 | 40 | 20 |
| 7 | 8 | 20 | 3 | 50 | 100 | 80 | 20 |
| 8 | 5 | 40 | 7 | 25 | 50 | 20 | 20 |
| 9 | 5 | 15 | 7 | 50 | 25 | 80 | 20 |
| 10 | 5 | 40 | 5 | 30 | 100 | 40 | 20 |
| 11 | 8 | 15 | 7 | 50 | 100 | 20 | 20 |
| 12 | 8 | 40 | 1 | 30 | 25 | 40 | 20 |
| 13 | 5 | 20 | 3 | 25 | 120 | 20 | 20 |
| 14 | 10 | 15 | 1 | 30 | 50 | 80 | 20 |
| 15 | 10 | 40 | 7 | 50 | 25 | 40 | 20 |
| 16 | 5 | 15 | 1 | 10 | 120 | 80 | 20 |
| 17 | 8 | 20 | 5 | 50 | 120 | 20 | 20 |
| 18 | 5 | 25 | 3 | 10 | 50 | 10 | 20 |
| 19 | 10 | 10 | 2 | 10 | 25 | 80 | 20 |
| 20 | 9 | 40 | 6 | 20 | 100 | 80 | 20 |
| 21 | 7 | 40 | 6 | 35 | 50 | 10 | 20 |
| 22 | 10 | 15 | 6 | 15 | 25 | 25 | 20 |
| 23 | 5 | 10 | 2 | 30 | 50 | 20 | 20 |
| 24 | 8 | 10 | 6 | 35 | 50 | 35 | 20 |
| 25 | 9 | 15 | 5 | 15 | 25 | 20 | 20 |
| 26 | 7 | 15 | 4 | 50 | 100 | 80 | 20 |
| 27 | 5 | 30 | 6 | 15 | 50 | 20 | 20 |
| 28 | 7 | 10 | 3 | 15 | 100 | 30 | 20 |
| 29 | 7 | 10 | 4 | 20 | 50 | 30 | 20 |
| 30 | 10 | 30 | 1 | 20 | 50 | 30 | 20 |

2.4. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

2.5. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 5.8.

2.6. Рассчитайте $I_{к}$, $I_{э}$, $I_{н}$, $U_{кэ}$. Сравните полученные значения со значениями, полученными в ППП Micro-Cap. Для просмотра значения напряжений в узлах после выполнения анализа переходных процессов нажмите на пиктограмму , для токов пиктограмму .

3. Зарисуйте и проанализируйте полученные графики и диаграммы.




Рис. 5.7. Окно «DC Analysis Limits»




Рис. 5.8. Окно «Transient Analysis Limits»

4. Повторите пп. 1–3 для схем на рис. 5.3, 5.4.

4.1. Рассчитайте сопротивления R_5 и R_6 по выражениям (5.2) и (5.3). Соберите схему в соответствии с изображением на рис. 5.3 с учетом рассчитанных сопротивлений R_5 и R_6 делителя напряжения.

4.2. Рассчитайте емкость конденсатора C_1 по выражению (5.4). Соберите схему в соответствии с изображением на рис. 5.4 с учетом рассчитанного значения емкости конденсатора C_1 .

4.3. Вызовите анализ схемы по постоянному току (режим моделирования DC) с помощью пункта меню «Analysis → DC...» (Alt + 3).

4.4. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

4.5. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 5.9.

4.6. Вызовите частотный анализ схемы (режим моделирования AC) с помощью пункта меню «Analysis → AC...» (Alt + 2).




Рис. 5.9. Окно «Transient Analysis Limits»




Рис. 5.10. Окно «AC Analysis Limits»

4.7. В открывшемся окне «AC Analysis Limits» установите параметры в соответствии с рис. 5.10.

4.8. Найдите полосу пропускания усилителя и коэффициент усиления K_0 .

4.9. Установите на входе УК частоту из диапазона (f_H, f_B) и выполните анализ переходных процессов «Transient Analysis». Значения установите в соответствии с рис. 5.9. В зависимости от частоты скорректируйте значение в поле «Время (диапазон) расчета» в соответствии с правилом: чем больше частота, тем меньше время.

5. Составьте отчет по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, исследуемые практические схемы УК с ОК;
- в) экспериментальные данные;
- г) результаты проведенных исследований;
- д) выводы по работе.

Контрольные вопросы

1. Определение и классификация УК.
2. Схемы включения УК на биполярных транзисторах.
3. Эквивалентная схема УК с ОК.
4. Как выполняется стабилизация рабочей точки УК с ОК?
5. Как выполняется термостабилизация УК с ОК?
6. Как на выходе УК перенести выходной сигнал на нулевой уровень?
7. Поясните практическое применение УК с ОК.

6 ИССЛЕДОВАНИЕ И РАСЧЕТ ДИФФЕРЕНЦИАЛЬНЫХ КАСКАДОВ

Целью главы являются изучение и исследование характеристик и параметров дифференциальных каскадов (ДК) в ППП Micro-Cap.

6.1. Определение и основные особенности ДК

Дифференциальным каскадом называется усилитель постоянного тока, предназначенный для усиления разности входных сигналов. ДК имеет два входа, два выхода и два источника питания. Схема ДК приведена на рис. 6.1.

Обычно усилители постоянного тока имеют несколько каскадов, причем дифференциальный каскад является первым и у него используется только один выход. Если принять, что используется выход $U_{\text{вых}2}$, то подача положительного сигнала на вход $U_{\text{вх}1}$ приводит к увеличению выходного сигнала, а подача положительного сигнала на вход $U_{\text{вх}2}$ — к уменьшению. Поэтому вход $U_{\text{вх}1}$ называют прямым или *неинвертирующим*, а вход $U_{\text{вх}2}$ — обратным или *инвертирующим*.

При отсутствии входных сигналов под действием источника питания $+E_K$ по резисторам R_1 и R_2 протекают одинаковые коллекторные токи $I_{K1} = I_{K2}$.

В схеме на рис. 6.1 ДК содержит источник (генератор) стабильного тока (ГСТ). ГСТ обеспечивает постоянный ток I_0 при любых входных сигналах, при этом сопротивление ГСТ $R_i \rightarrow \infty$. Ток I_0 определяется из соотношения

$$I_0 = I_{\text{ЭВТ}1} + I_{\text{ЭВТ}2} = I_{K1} + I_{K2}.$$

Полный дифференциальный выходной сигнал определяется по следующему выражению:

$$\Delta U_{\text{вых}} = \Delta U_{\text{н}} = U_{\text{вых}1} - U_{\text{вых}2} = K(U_{\text{вх}1} - U_{\text{вх}2}).$$

Поэтому ДК — это симметричный каскад. Условия симметрии ДК состоят в следующем:




Рис. 6.1. Схема дифференциального каскада

- транзисторы VT1 и VT2 имеют одинаковую геометрию, находятся в одинаковом температурном режиме и, следовательно, имеют одинаковые электрические параметры;
- резисторы R_{K1} и R_{K2} имеют одинаковые сопротивления: $R_{K1} = R_{K2} = R_K$.

Для идеального симметричного каскада при $U_{вх1} = U_{вх2} \rightarrow I_{K1} = I_{K2} = I_0/2$. Тогда выходные напряжения ДК определяются по соотношению

$$U_{вых1} - U_{вых2} = E_K \frac{I_0 R_K}{2} = U_{бал.}$$




Рис. 6.2. Диаграмма напряжений ДК в режиме баланса

Диаграмма напряжений ДК в режиме баланса представлена на рис. 6.2.

В режиме баланса $\Delta U_{вых} = \Delta U_{вых1} - \Delta U_{вых2} = 0$. При появлении в момент времени t_1 сигнала $U_{вх1}$ положительной полярности (при $U_{вх2} = 0$) ток I_{K1} возрастает, так как транзистор VT1 открывается. Следовательно, напряжение $U_{вых1}$ будет уменьшаться.

Так как ток $I_{ЭVT1} \approx I_{K1}$, а $I_{ЭVT2} \approx I_{K2}$ и, кроме того, $I_0 = I_{ЭVT1} + I_{ЭVT2} = \text{const}$, то увеличение тока I_{K1} приводит к уменьшению тока I_{K2} .

Напряжение $U_{\text{вых1}}$ уменьшается, а напряжение $U_{\text{вых2}}$ увеличивается:

$$U_{\text{вых1}} = E_K - I_{K1}R_{K1};$$

$$U_{\text{вых2}} = E_K - I_{K2}R_{K2}.$$

Следовательно, выход 1 — инвертирующий выход, а выход 2 — неинвертирующий по отношению к первому входу.

Полный дифференциальный выходной сигнал будет равен

$$\begin{aligned} \Delta U_{\text{вых}} &= U_{\text{вых1}} - U_{\text{вых2}} = E_K - I_{K1}R_{K1} - E_K - I_{K2}R_{K2} = \\ &= (I_{K1} - I_{K2})R_K = \Delta I_K R_K. \end{aligned}$$

Так как $I_{K1\text{max}} = I_0$ и $I_{K2\text{min}} = 0$, то $\Delta I_K R_K = I_0$. Поэтому максимальное изменение выходного напряжения ΔK

$$\Delta U_{\text{вых max}} = I_0 R_K.$$

6.2. Анализ параметров ДК

При анализе ДК входные и выходные сигналы разделяют на две составляющие:

- дифференциальную (или парафазную) составляющую (ПС);
- синфазную составляющую (СС).

Основные составляющие входного сигнала ДК представлены на рис. 6.3.




Рис. 6.3. Основные составляющие входного сигнала ДК

ПС входного сигнала определяется по соотношению

$$U_{\text{вх ПФ}} = \frac{U_{\text{вх1}} - U_{\text{вх2}}}{2} = \frac{2U_m \sin \omega t}{2} = U_m \sin \omega t$$

и называется полезным входным сигналом ДК.

СС входного сигнала определяется по соотношению

$$U_{\text{вх СФ}} = \frac{U_{\text{вх1}} + U_{\text{вх2}}}{2} = U_0$$

и называется паразитным входным сигналом ДК.

ДК должен усиливать дифференциальную составляющую входного сигнала и ослаблять или не усиливать синфазную составляющую входного сигнала.

На выходе ДК сигнал также можно разделить на синфазную и парафазную составляющие:

$$U_{\text{ВЫХ}} = U_{\text{ВЫХ СФ}} + U_{\text{ВЫХ ПФ}};$$

$$U_{\text{ВЫХ ПФ}} = K_{\text{ПФ}} U_{\text{ВХ ПФ}};$$

$$U_{\text{ВЫХ СФ}} = K_{\text{СФ}} U_{\text{ВХ СФ}}.$$

У идеального ДК $K_{\text{ПФ}} = 0$ и тогда $U_{\text{ВЫХ СФ}} = 0$ и выходное напряжение содержит только усиленную полезную составляющую входного сигнала.

Определим $K_{\text{ПФ}}$ ДК. При подаче на вход 1 сигнала положительной полярности (см. рис. 6.1) транзистор VT1 открывается и его ток I_K увеличивается, следовательно, ток $I_{\text{Э}}$ будет увеличиваться на величину $\Delta I_{\text{Э}}$. Так как ток $I_0 = \text{const}$, то $I_{\text{Э}}$ транзистора VT2 будет уменьшаться на величину ΔI_1 .

Тогда в точке Э (см. рис. 6.1) по 1-му закону Кирхгофа можно записать:

$$\frac{I_0}{2} + \Delta I_1 + \frac{I_0}{2} - \Delta I_1 = I_0;$$

$$U_{\text{Э}} = R_i I_0 - E_K.$$




Рис. 6.4. «Плечо» ДК в виде схемы с ОЭ

Вывод. По переменному току потенциал в точке Э не изменяется, т. е. ее можно соединить общим проводом по переменному току.

Тогда оба «плеча» ДК представляют собой транзисторы, включенные по схеме с ОЭ. Одно «плечо» ДК в виде схемы с ОЭ показано на рис. 6.4.

Причем нагрузка равна $R_H/2$, так как нулевая точка будет на середине R_H . Тогда коэффициент $K_{\text{ПФ}}$ определяется по соотношению

$$K_{\text{ПФ}} = \frac{\Delta U_{\text{ВЫХ1}}}{\Delta U_{\text{ВХ1}}} = \frac{\Delta U_{\text{ВЫХ2}}}{\Delta U_{\text{ВХ2}}} = \beta \frac{R_K \parallel R_H/2}{R_{\Gamma} + R_{\text{ВХ}}}$$

или

$$K_{\text{ПФ}} = \beta \frac{R_K \parallel R_H/2}{R_{\Gamma} + r_{\text{Б}} + r_{\text{Э}}(1 + \beta)} \approx \frac{R_K \parallel R_H/2}{R_{\text{Э}}},$$

где $r_{\text{Э}}$ — дифференциальное сопротивление эмиттерного перехода, который смещен в прямом направлении, т. е.

$$r_{\text{Э}} = \frac{\varphi_{\text{T}}}{I_{\text{Э}}}.$$

С учетом того, что $I_{\text{Э}} = I_0/2$, сопротивление $r_{\text{Э}} = 2\varphi_{\text{T}}/I_0$, где φ_{T} — температурный потенциал, $\varphi_{\text{T}} = kT/e = T/11600$ В.

Тогда коэффициент $K_{\text{ПФ}}$ определяется по соотношению

$$K_{\text{ПФ}} = \frac{R_{\text{К}} \parallel I_0/2}{2\varphi_{\text{T}}}.$$

Вывод. Чем больше ток I_0 ГСТ, тем выше коэффициент усиления полезного сигнала в ДК.

При разбалансе усилителя или при действии других факторов $K_{\text{СФ}} \neq 0$.

Определим $K_{\text{СФ}}$ ДК при разбалансе усилителя.

Пусть $U_{\text{вх1}} = U_{\text{вх2}} = U_{\text{вх}}$. В этом случае

$$U_{\text{вх ПФ}} = \frac{U_{\text{вх1}} - U_{\text{вх2}}}{2} = 0;$$

$$U_{\text{вх СФ}} = \frac{U_{\text{вх1}} + U_{\text{вх2}}}{2} = U_{\text{вх}};$$

$$U_{\text{вых}} = U_{\text{вых ПФ}} + U_{\text{вых СФ}};$$

$$U_{\text{вых ПФ}} = K_{\text{ПФ}} U_{\text{вх ПФ}} = 0;$$

$$U_{\text{вых СФ}} = K_{\text{СФ}} U_{\text{вх СФ}};$$

$$U_{\text{вых}} = U_{\text{вых СФ}} = K_{\text{СФ}} U_{\text{вх СФ}}.$$

То есть при подаче на оба входа одинаковых сигналов на выходе получается сигнал, содержащий только постоянную составляющую $U_{\text{вых СФ}}$.

Сдвиг постоянных уровней $\bar{U}_{\text{вых1}}$ и $\bar{U}_{\text{вых2}}$ в виде $U_{\text{вых СФ}}$ происходит вследствие изменения токов $I_{\text{К1}}$ и $I_{\text{К3}}$ от значения $I_0/2$ в «плечах» как реакция источника на разбаланс «плеч» ДК из-за неидеальности источника тока (плохой источник $R_i \neq \infty$), поэтому коэффициент $K_{\text{СФ}} \neq 0$.

Достоинства. ДК усиливает сигнал в широкой полосе частот, начиная с нулевой частоты.

Недостатки. Нагрузка не всегда может быть включена дифференциально. Если сигнал снимается с одного «плеча», то необходимо ставить разделительные цепи, иначе сигнал на выходе будет иметь как дифференциальную, так и постоянную составляющую.

6.3. Практические схемы ДК

6.3.1. ДК на основе интегральной технологии

Наилучшую симметрию обеспечивает интегральная технология. Данная технология позволяет получить транзисторы с одинаковой геометрией, находящиеся в одинаковых температурных режимах. Схема ДК на основе интегральной технологии приведена на рис. 6.5.




Рис. 6.5. Схема ДК на основе интегральной технологии

Временные диаграммы работы данной схемы ДК приведены на рис. 6.6.




Рис. 6.6. Временные диаграммы работы схемы ДК на основе интегральной технологии

6.3.2. ДК с дополнительной симметрией

Реально получить симметрию трудно, поэтому на практике проводят дополнительное симметрирование. Подбирая небольшие сопротивления R_2 и R_4 (номиналом до сотни Ом), можно добиться симметрии ДК. Схема ДК с дополнительной симметрией приведена на рис. 6.7.




Рис. 6.7. Схема ДК с дополнительной симметрией

Временные диаграммы работы схемы ДК с дополнительной симметрией приведены на рис. 6.8.




Рис. 6.8. Временные диаграммы работы схемы ДК с дополнительной симметрией

6.3.3. ДК на основе биполярных транзисторов с ГСТ

Если сигналы на входах каскада противофазные, то ток I_1 возрастет на ΔI , ток I_2 уменьшится на ΔI , но их сумма останется неизменной. Поэтому обратная связь не стремится уменьшить изменения токов и каждое плечо ведет себя как обычная схема ОЭ, т. е. каскад реагирует только на разность входных сигналов, поэтому и называется дифференциальным.

В качестве источника ГСТ могут применяться:

- 1) резистор $R_Э$ с большим сопротивлением;
- 2) биполярный транзистор в режиме источника тока.

Схема ДК с ГСТ на биполярном транзисторе приведена на рис. 6.9.




Рис. 6.9. Схема ДК с ГСТ на биполярном транзисторе

Временные диаграммы работы схемы ДК с ГСТ на биполярном транзисторе приведены на рис. 6.10.

Амплитудно-частотная характеристика (АЧХ) и фазочастотная характеристика (ФЧХ) схемы ДК с ГСТ на биполярном транзисторе приведены на рис. 6.11.




Рис. 6.10. Временные диаграммы работы схемы ДК с ГСТ на биполярном транзисторе




Рис. 6.11. АЧХ и ФЧХ схемы ДК с ГСТ на биполярном транзисторе

Если $U_{вх1} > 0$, а $U_{вх2} = 0$, то в первый момент ток I_1 возрастает, допустим, на $+\Delta I$, а I_2 остается неизменным, при этом возрастает и сумма токов $(I_1 + \Delta I) + I_2$, но вступившая в действие обратная связь приведет к тому, что ток первого транзистора станет равным $I_1 + \Delta I/2$. И тогда изменение $U_{вых}$ будет в два раза меньше, чем в предыдущем случае.

Схема для исследования ДК с ГСТ на биполярном транзисторе при $U_{вх2} = 0$ В приведена на рис. 6.12.

Временные диаграммы работы схемы ДК с ГСТ на биполярном транзисторе при $U_{вх2} = 0$ В приведены на рис. 6.13.

Амплитудно-частотная характеристика (АЧХ) и фазочастотная характеристика (ФЧХ) схемы ДК с ГСТ на биполярном транзисторе при $U_{вх2} = 0$ В приведены на рис. 6.14.




Рис. 6.12. Схема для исследования ДК с ГСТ на биполярном транзисторе при $U_{вх2} = 0$ В




Рис. 6.13. Временные диаграммы работы схемы ДК с ГСТ на биполярном транзисторе при $U_{вх2} = 0$ В




Рис. 6.14. АЧХ и ФЧХ схемы ДК с ГСТ на биполярном транзисторе при $U_{вх2} = 0$ В

6.3.4. ДК с температурной компенсацией ГСТ

На рис. 6.15 приведена схема ДК с температурной компенсацией ГСТ.




Рис. 6.15. ДК с температурной компенсацией ГСТ

В данной схеме диод D1 используется для температурной компенсации транзистора Q3. В качестве элемента X1 используется переменный резистор. Временные диаграммы работы данной схемы приведены на рис. 6.16.

Для того чтобы найти ток I_0 , составим уравнение

$$U_{BЭВТ1} + I_0 R_1 = U_{BЭВТ2} + I_0 R_3.$$

Выразим ток I_0 по выражению

$$I_0 = \frac{U_{BЭВТ2} - U_{BЭВТ1} + I_1 R_3}{R_1}.$$

Если транзисторы одинаковые и находятся в одинаковых условиях, то $U_{BЭВТ1} \approx U_{BЭВТ2}$, а самое главное, $\Delta U_{BЭВТ1} \approx \Delta U_{BЭВТ2}$. Тогда получим соотношение для тока I_0 :

$$I_0 = \frac{I_1 R_3}{R_1}.$$

Вывод: ток I_0 полностью определяется током I_1 , или повторяет ток I_1 , или ток I_0 отражает ток I_1 . Поэтому такая схема ГСТ называется «токовым зеркалом».

Найдем ток I_1 . Если ток базы I_B очень мал ($I_B \ll I_1$), то можно записать:

$$E_K = I_1(R_2 + R_3) + U_{BЭВТ2};$$

$$I_1 = \frac{E_K - U_{BЭВТ2}}{R_2 + R_3} \approx \frac{E_K}{R_2 + R_3} = 0,7.$$

В итоге для определения тока I_1 необходимо задать сопротивление R_2 и R_3 . Затем, задавая сопротивление R_1 , можно определить ток I_0 .

Временные диаграммы работы схемы ДК на основе схемы «токового зеркала» приведены на рис. 6.18.




Рис. 6.18. Временные диаграммы работы схемы ДК на основе схемы «токового зеркала»

6.3.6. ДК на основе схемы Дарлингтона

Для повышения $R_{вх}$ ДК используют схемы, состоящие из составных транзисторов на входе. Примером такой схемы является схема Дарлингтона, приведенная на рис. 6.19.




Рис. 6.19. ДК на основе схемы Дарлингтона




Рис. 6.20. Временные диаграммы работы схемы ДК на основе схемы Дарлингтона

Коэффициент усиления составного транзистора равен произведению коэффициентов усиления транзисторов. Коэффициент усиления ДК $K_{ДФ}$ не изменяется при применении схемы Дарлингтона.

Временные диаграммы работы схемы ДК на основе схемы Дарлингтона приведены на рис. 6.20.

6.3.7. ДК на основе полевых транзисторов

Для повышения $R_{вх\text{Диф}}$ ДК также применяется схема ДК на полевых транзисторах. Такая схема показана на рис. 6.21.




Рис. 6.21. ДК на основе полевых транзисторов




Рис. 6.22. Временные диаграммы работы схемы ДК на основе полевых транзисторов

Временные диаграммы работы схемы ДК на основе полевых транзисторов приведены на рис. 6.22.

6.4. Порядок выполнения

1. Соберите схему в соответствии с изображением на рис. 6.5.

1.1. В качестве синусоидальных источников V1 и V2 используйте элемент «Sine Source» с моделью «GENERAL», амплитудой 0,03 В ($A=0.03$) и частотой 10 кГц ($F=10K$).

1.2. В качестве источников питания V3 и V4 используйте элемент «Battery» с номиналом 15 В.

1.3. Для установки узла ввода «In» и вывода «Out» следует переключиться из режима выбора «Select Mode» в текстовый режим «Text mode» (Ctrl+T), щёлкнуть левой кнопкой мыши в свободной от схемы области, набрать текст-название узла в поле ввода, переключиться в исходный режим «Select Mode» (Ctrl+E) и перетащить созданную текстовую метку к требуемому месту на схеме.

2. Проведите анализ.

2.1. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt+1).

2.2. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 6.23.




Рис. 6.23. Окно «Transient Analysis Limits»

2.3. Нажмите кнопку «Run» для запуска.

2.4. В открывшейся вкладке вы увидите графики напряжений.

2.5. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «Transient → Exit Analysis» (F3).

3. Зарисуйте графики напряжений.

4. Повторите пп. 1–3 для схем на рис. 6.7, 6.9, 6.12, 6.15, 6.17, 6.19 и 6.21.

4.1. Для схемы на рис. 6.21 в качестве синусоидальных источников используйте элемент «Sine Source» с моделью «GENERAL», амплитудой 0,01 В ($A = 0.01$) и частотой 10 кГц ($F = 10K$).

4.2. Для схемы на рис. 6.15 в качестве переменного резистора используйте элемент «Pot» с моделью «&GENERIC» с параметрами Param: POTSIZE = 10K и Param: PERCENT = 50.

5. Выполните частотный анализ практических схем ДК, начиная со схемы на рис. 6.9.

5.1. Вызовите частотный анализ с помощью пункта меню «Analysis→ AC...» (Alt+2).

5.2. В открывшемся окне «AC Analysis Limits» установите параметры в соответствии с рис. 6.24.




Рис. 6.24. Окно «AC Analysis Limits»

5.3. Нажмите кнопку «Run» для запуска.

5.4. В открывшейся вкладке вы увидите графики АЧХ и ФЧХ.

5.5. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «AC → Exit Analysis» (F3).

5.6. Зарисуйте графики АЧХ и ФЧХ.

6. Составьте отчет по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, практические схемы ДК, основные соотношения для их расчета;
- в) экспериментальные данные;
- г) проверка результатов проведенных исследований.

Контрольные вопросы

1. Определение и основные особенности для расчета ДК.
2. Условия симметрии ДК.
3. Режим работы идеального симметричного ДК (режим баланса).
4. Способы обеспечения симметрии ДК: интегральная технология.
5. Способы обеспечения симметрии ДК: дополнительное симметрирование.
6. Анализ параметров ДК.
7. Связь между коэффициентом усиления полезного сигнала и током ГСТ.
8. Связь между коэффициентом усиления паразитного сигнала и внутренним сопротивлением ГСТ.
9. Принцип работы схемы «токового зеркала».
10. Методы повышения входного сопротивления: применение схемы Дарлингтона.
11. Методы повышения входного сопротивления: применение полевых транзисторов.
12. Влияние значений входных сигналов на изменение выходного сигнала.
13. Изменение коэффициента усиления полезного сигнала на графике АЧХ.
14. Достоинства и недостатки ДК.

7 ИССЛЕДОВАНИЕ И РАСЧЕТ ОПЕРАЦИОННЫХ УСИЛИТЕЛЕЙ

Целью главы являются изучение и исследование характеристик и параметров операционных усилителей (ОУ) с помощью ППП Micro-Cap.

7.1. Определение и условное обозначение ОУ

Операционный усилитель представляет собой многокаскадный усилитель постоянного тока (УПТ) с дифференциальным входом, обладающий большим коэффициентом усиления, высоким входным и малым выходным сопротивлениями.

ОУ выполняется в виде интегральной микросхемы и является одним из основных элементов аналоговой схемотехники, на основе которого можно создавать самые разнообразные электронные устройства: усилители, генераторы, сумматоры, интеграторы, дифференциаторы, активные фильтры и др. Реализация различных устройств на базе ОУ значительно проще, чем на отдельных транзисторах.

Операционные усилители имеют один выход и два входа: инвертирующий и неинвертирующий. В большинстве случаев сигнал подается на один из входов, а второй вход соединяется с общим проводом («земля»). При этом, если сигнал подается на инвертирующий вход, то, помимо усиления, осуществляется его инвертирование (изменение знака). Питание ОУ обычно осуществляется двухполярным (биполярным) напряжением, которое подводится к соответствующим выводам $+U_{п}$ и $-U_{п}$. Кроме того, ОУ может иметь выводы FC для подключения цепей частотной коррекции и выводы NC — для подключения элементов начальной балансировки (установки нуля на выходе при нулевом входном сигнале).

Условное графическое обозначение ОУ на принципиальных схемах приведено на рис. 7.1,а. ОУ представляют в виде прямоугольника с дополнительными полями, в которых указывают




Рис. 7.1. Условные обозначения ОУ на схемах

назначение выводов. Инвертирующий вход обозначается знаком «0» или «-».

При построении конкретного электронного устройства различаются только способы подключения входов и выхода ОУ. Поэтому на функциональных схемах используется упрощенное обозначение, содержащее только три указанных вывода (рис. 7.1, б и в). Подключение остальных выводов, как правило, соответствует типовой схеме включения, т. е. цепи коррекции и балансировки для конкретного ОУ являются типовыми и приводятся в справочниках.

Простейшая схема ОУ имеет три каскада (рис. 7.2).




Рис. 7.2. Простейшая схема ОУ: ДК — дифференциальный каскад; УН — усилитель напряжения; ССУ — схема сдвига уровня или схема приведения сигнала ко входу УА; УА — усилитель амплитуды (большого сигнала); ЭП — эмиттерный повторитель

7.2. Применение и основные характеристики ОУ

Применение ОУ весьма разнообразно. Однако следует отметить, что во всех случаях ОУ используется с цепями отрицательной обратной связи (ООС), снижающими его коэффициент усиления. Без этого нормальная работа устройства невозможна.

Цепи ООС могут быть построены на резисторах либо с использованием реактивных элементов. В последнем случае ООС является частотно-зависимой. Таким образом, использование соответствующих цепей ООС позволяет обеспечить требуемую функциональную зависимость между входным и выходным сигналами.

Если параметры цепи ООС выбрать так, чтобы проходящие по ней токи были на 1–2 порядка больше входных токов ОУ, то влияние параметров последнего на свойства устройства будет незначительно, т. е. функциональная зависимость между входным и выходным сигналами будет определяться главным образом цепью ООС. Выбор параметров цепей ООС при построении устройств на ОУ обычно осуществляют с учетом указанного условия. Для этого принимают сопротивление в цепи ООС согласно следующему выражению:

$$R_{ос} \leq \frac{2\delta U_{п}}{3I_{вх}}, \quad (7.1)$$

где δ — допустимая погрешность от влияния входного тока ОУ (обычно выбирается из диапазона $10^{-4} \dots 10^{-3}$).

Свойства ОУ определяются его статическими и динамическими характеристиками.

Статические передаточные характеристики ОУ представлены на рис. 7.3. Они получены при подаче сигнала на один из входов и нулевом сигнале на другом входе. Характеристики имеют горизонтальный и наклонный участки.




Рис. 7.3. Передаточные характеристики ОУ

Наклонный участок каждой кривой соответствует области линейного усиления сигнала. На этом участке выходное напряжение определяется следующим выражением:

$$U_{вых} = K_{УО} U_{вх}, \quad (7.2)$$

где K_{U0} — коэффициент усиления ОУ без обратной связи, а $U_{вх}$ — входное напряжение усилителя.

Горизонтальные участки кривых соответствуют области насыщения, в которой $U_{вых}$ принимает одно из предельных значений: $+U_{вых\max}$ либо $-U_{вых\max}$. Этими значениями ограничивается амплитуда выходного сигнала. Режим насыщения достигается при $K_{U0}U_{вх} \geq U_{вых\max}$. По абсолютному значению $U_{вых\max}$ обычно на 2...3 В меньше напряжения питания $U_{п}$. При $U_{п} = \pm 15$ В диапазон изменения $U_{вых}$ близок к значению ± 12 В. Для того чтобы ОУ гарантировано работал в линейной области, при расчете обычно принимают

$$U_{вых\max} = \frac{2}{3}U_{п}. \quad (7.3)$$

К динамическим параметрам ОУ относятся его переходные и частотные характеристики.

На практике при выборе ОУ и расчете построенных на их основе схем руководствуются основными параметрами, которые приводятся в справочниках. Как правило, к ним относятся следующие параметры:

а) коэффициент усиления по напряжению K_{U0} характеризует способность ОУ усиливать подаваемый на его входы дифференциальный сигнал (обычно составляет величину $10^3 \dots 10^6$);

б) входное сопротивление $R_{вх0}$ — сопротивление ОУ по отношению к входному сигналу.

Различают дифференциальное входное сопротивление $R_{вх\text{ диф}}$, т.е. сопротивление между двумя входными выводами, и синфазное входное сопротивление $R_{вх\text{ синф}}$, т.е. сопротивление между объединенными входными выводами и «землей». Обычно в справочниках приводится значение только дифференциального входного сопротивления, которое в 10...100 раз меньше синфазного и составляет величину $10^4 \dots 10^{10}$ Ом;

в) выходное сопротивление $R_{вых0}$ — внутреннее сопротивление ОУ, рассматриваемого по отношению к нагрузке как эквивалентный источник ЭДС (для большинства ОУ составляет величину 10...1000 Ом);

г) входное напряжение смещения $U_{см}$ характеризует разбаланс и несимметрию входного дифференциального каскада ОУ и численно равно постоянному напряжению, которое необходимо приложить к входу ОУ, чтобы его выходное напряжение стало равным нулю (как правило, составляет величину 1...10 мВ);

д) входной ток $I_{вх}$ (входной ток смещения) — ток на входах ОУ, необходимый для работы входного каскада (составляет величину менее 10 мкА);

е) разность входных токов $\Delta I_{вх}$ (ток сдвига) — разность входных токов смещения, которая появляется вследствие неодинаковых коэффициентов передачи тока h_{21} транзисторов входного каскада ОУ (составляет величину менее 1 мкА);

ж) коэффициент ослабления синфазного сигнала $K_{ос\ синф}$ характеризует способность ослаблять синфазные (приложенные к двум входам одновременно) сигналы (обычно составляет величину 50...120 дБ).

Динамические свойства ОУ обычно характеризуются двумя параметрами:

1) предельной частотой F_{max} , на которой модуль коэффициента усиления равен 1, или частотой единичного усиления F_1 ;

2) максимальной скоростью нарастания выходного напряжения $V_{U_{вых}}$, которая измеряется при подаче на вход ОУ напряжения ступенчатой формы с амплитудой более 0,1 В (для большинства ОУ составляет величину 0,1...10 В/мкс).

7.3. Принципиальная схема ОУ

Принципиальная схема ОУ обычно представлена тремя составными частями, имеющими определенное функциональное назначение. Входным каскадом является дифференциальный усилитель (каскад). Он обладает высоким входным сопротивлением, имеет большой коэффициент усиления по отношению к разности входных сигналов и низкий коэффициент усиления по отношению к одинаковым (синфазным) сигналам на входах. Дифференциальный каскад также в значительной степени ослабляет влияние изменений температуры и напряжения питания на выходной сигнал. Промежуточные каскады (один или несколько) обеспечивают необходимое усиление сигнала по току и напряжению, а также согласование выходного и входного сопротивлений предыдущего и последующего каскадов. Выходной каскад, который, как правило, выполняется по двухтактной схеме, обеспечивает требуемое усиление сигнала по мощности.

В зависимости от типа ОУ схемы построения каскадов могут иметь свои особенности, а число промежуточных каскадов может быть различным. Однако внутренняя структура ОУ и функциональное назначение отдельных каскадов при этом не изменяются. На рис. 7.4 приведена обобщенная принципиальная схема ОУ.




Рис. 7.4. Принципиальная схема ОУ. Точки 1–5 — выходы каждого каскада ОУ

На транзисторах $VT1$ и $VT2$ выполнен дифференциальный каскад. Для задания эмиттерного тока транзисторов $VT1$ и $VT2$ используется источник стабильного тока на транзисторах $VT3$ и $VT4$, выполненный по схеме «токавого зеркала». Резисторы $R_{\text{Э1}}$ и $R_{\text{Э2}}$ компенсируют отличия входных характеристик транзисторов $VT1$, $VT2$ и увеличивают входное сопротивление усилителя за счет местной последовательной ООС по току нагрузки каждого из транзисторов.

В качестве промежуточных каскадов используются дифференциальный усилитель на транзисторах $VT5$ и $VT6$, а также усилитель, выполненный по схеме ОЭ на транзисторе $VT7$. Они обеспечивают дальнейшее усиление сигнала по току, а также усиление по напряжению до требуемого уровня. Температурная стабилизация тока транзистора $VT7$ обеспечивается введением ООС по току нагрузки с помощью резистора $R_{\text{Э4}}$.

В выходном каскаде ОУ используется двухтактный усилитель мощности на транзисторах $VT8$ и $VT9$, работающий в режиме класса усиления АВ. Начальный ток транзисторов задается

напряжением смещения диодов VD1 и VD2. Эти же диоды обеспечивают и температурную стабилизацию тока покоя выходного усилителя. Резисторы $R_{Э5}$ и $R_{Э6}$ компенсируют влияние неидентичности параметров комплементарной пары транзисторов VT8 и VT9. Вывод $U_{кор}$ используется для подключения элементов частотной коррекции.

7.4. Практические схемы ОУ

7.4.1. Инвертирующий усилитель напряжения

Инвертирующий усилитель обеспечивает усиление сигнала по мощности с изменением знака (инвертированием сигнала). Его схема приведена на рис. 7.5. На этой схеме входной сигнал подается на инвертирующий вход ОУ, а его неинвертирующий вход соединен с общим проводом («земля»). При выполнении условия с достаточной точностью можно считать, что коэффициент усиления по напряжению определяется выражением

$$K_U = -\frac{R_2}{R_1}, \quad (7.4)$$

а выходное напряжение

$$U_{вых} = K_U U_{вх}. \quad (7.5)$$

Включение корректирующего резистора R_3 (рис. 7.6), имеющего сопротивление

$$R_3 = \frac{R_1 R_2}{R_1 + R_2}, \quad (7.6)$$

повышает точность работы схемы за счет компенсации влияния входных токов $I_{вх}$ ОУ. Входное сопротивление инвертирующего усилителя $R_{вх} = R_1$.




Рис. 7.5. Инвертирующий усилитель




Рис. 7.6. Инвертирующий усилитель с корректирующим сопротивлением

Если $R_1 = R_2$, то $K_U = -1$ и получаем схему инвертирующего повторителя напряжения (инвертора), у которого $U_{\text{ВЫХ}} = -U_{\text{ВХ}}$.

7.4.2. Неинвертирующий усилитель напряжения

Неинвертирующий усилитель обеспечивает усиление сигнала без изменения знака (рис. 7.7). В этой схеме входной сигнал подается на неинвертирующий вход ОУ, а на его инвертирующий вход с помощью делителя выходного напряжения, выполненного на резисторах R_1 и R_2 , подается напряжение ООС. Коэффициент усиления неинвертирующего усилителя по напряжению

$$K_U = 1 + \frac{R_2}{R_1}, \quad (7.7)$$

при этом сопротивление R_2 выбирается с учетом условия (7.1).




Рис. 7.7. Неинвертирующий усилитель




Рис. 7.8. Неинвертирующий усилитель с корректирующим сопротивлением

При выполнении условия $R_2 = 0$ и $R_1 \rightarrow \infty$ получаем схему неинвертирующего повторителя напряжения с $K_U = 1$, т.е. $U_{\text{ВЫХ}} = U_{\text{ВХ}}$. Входное сопротивление повторителя напряжения на ОУ может составлять $10^7 \dots 10^{12}$ Ом, а выходное сопротивление — доли ом.

Для повышения точности работы ОУ в схему дополнительно включают корректирующий резистор R_3 (рис. 7.8), сопротивление которого определяется по выражению (7.6), однако включение этого резистора приводит к уменьшению входного сопротивления усилителя, так как в этом случае $R_{\text{ВХ}} = R_3$.

7.4.3. Инвертирующий сумматор напряжений

Инвертирующий сумматор напряжений может быть построен на основе инвертирующего усилителя (рис. 7.9) путем добавления соответствующего числа входов. При этом выходное напряжение определяется выражением

$$U_{\text{вых}} = - \left(U_{\text{вх1}} \frac{R_4}{R_1} + U_{\text{вх2}} \frac{R_4}{R_2} + U_{\text{вх3}} \frac{R_4}{R_3} \right). \quad (7.8)$$

Если $R_1 = R_2 = R_3 = R_4$, то $U_{\text{вых}} = -(U_{\text{вх1}} + U_{\text{вх2}} + U_{\text{вх3}})$.

Если ОУ работает в нелинейном режиме, то приведенные соотношения несправедливы.




Рис. 7.9. Инвертирующий сумматор напряжений

7.4.4. Дифференциальный усилитель

Дифференциальный усилитель (рис. 7.10) представляет собой сочетание инвертирующего и неинвертирующего включения




Рис. 7.10. Дифференциальный усилитель

ОУ. Входные напряжения $U_{вх1}$ и $U_{вх2}$ подаются соответственно на инвертирующий и неинвертирующий входы.

Выходное напряжение данной схемы определяется выражением

$$U_{\text{вых}} = -U_{\text{вх1}} \frac{R_4}{R_1} + U_{\text{вх2}} \frac{R_3}{R_2 + R_3} \left(1 + \frac{R_4}{R_1} \right). \quad (7.9)$$

Если $R_1 = R_4$, а $R_2 = R_3$, то $U_{\text{вых}} = -U_{\text{вх1}} + U_{\text{вх2}}$.

Следовательно, выходное напряжение такого устройства прямо пропорционально разности входных напряжений.

7.4.5. Интегрирующий усилитель

Интегрирующий усилитель предназначен для интегрирования во времени электрических входных сигналов. Схема интегрирующего усилителя приведена на рис. 7.11.




Рис. 7.11. Интегрирующий усилитель

Если учесть, что заряд конденсатора будет изменяться во времени, то ток через конденсатор

$$I_C = \frac{dQ}{dt} = C \frac{dU}{dt}. \quad (7.10)$$

Так как неинвертирующий вход ОУ подключен на «землю», то напряжение на конденсаторе будет противоположно напряжению на выходе, т.е.

$$I_C = -C \frac{dU_{\text{вых}}}{dt} = \frac{U_{\text{вх}}}{R_1}. \quad (7.11)$$

Решая и интегрируя выражение (7.11), получаем, что напряжение на выходе определяется выражением

$$U_{\text{вых}} = -\frac{1}{R_1 C_1} \int U_{\text{вх}} dt. \quad (7.12)$$

7.4.6. Дифференцирующий усилитель

Дифференцирующим усилителем называется устройство, которое создает напряжение на выходе, пропорциональное скорости изменения входного напряжения. Схема дифференцирующего усилителя приведена на рис. 7.12.




Рис. 7.12. Дифференцирующий усилитель

Для идеального ОУ можно предположить, что ток через конденсатор равен току через резистор. Тогда с учетом выражения (7.11) получим, что

$$\frac{U_{\text{ВЫХ}}}{R_1} = -C_1 \frac{dU_{\text{ВХ}}}{dt}. \quad (7.13)$$

В этом случае напряжение на выходе определяется выражением

$$U_{\text{ВЫХ}} = -R_1 C_1 \frac{dU_{\text{ВХ}}}{dt}. \quad (7.14)$$

7.4.7. Компаратор

Компаратор представляет собой устройство, которое сравнивает два входных напряжения операционного усилителя.

Схема компаратора приведена на рис. 7.13. Напряжение на выходе меняется скачкообразно в зависимости от того, какое напряжение на входе больше.




Рис. 7.13. Компаратор

7.5. Порядок выполнения

1. Соберите схему в соответствии с изображением на рис. 7.5.

1.1. В качестве синусоидального источника используйте элемент «Sine Source» с моделью «GENERAL», амплитудой 3 В ($A = 3$) и частотой 0,5 Гц ($F = 0.5$).

1.2. Для установки узла ввода «In» и вывода «Out» следует переключиться из режима выбора «Select Mode» в текстовый режим «Text Mode» (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст-название узла в поле ввода, переключиться в исходный режим «Select Mode» (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме.

1.3. В качестве операционного усилителя следует использовать «Opamp» с моделью «\$GENERIC».

2. Проведите анализ.

2.1. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

2.2. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 7.14.




Рис. 7.14. Окно «Transient Analysis Limits»

2.3. Нажмите кнопку «Run» для запуска.

2.4. В открывшейся вкладке вы увидите графики напряжений.

2.5. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «Transient → Exit Analysis» (F3).

3. Зарисуйте графики напряжений.

4. Повторите пп. 1–3 для схем на рис. 7.6–7.13.

4.1. Для схемы на рис. 7.9 в качестве источников используются батареи «Battery» со следующими номиналами: $U_{Bx1} = 2$ В ($V_1 = 2$), $U_{Bx2} = 3$ В ($V_2 = 3$) и $U_{Bx3} = 1$ В ($V_3 = 1$).

4.2. Для схемы на рис. 10 в качестве источников также используются батареи со следующими номиналами: $U_{Bx1} = 5$ В ($V_1 = 5$), $U_{Bx2} = 2$ В ($V_2 = 2$).

4.3. Для схемы на рис. 7.11 в качестве источника напряжения используется «Voltage Source» с выбранной вкладкой «Pulse», начальным напряжением $-1,5$ В ($V_1 = -1.5$), импульсным $+1,5$ В ($V_2 = 1.5$), шириной импульса $0,5$ с ($PW = 0.5$) и периодом в 1 с ($PER = 1$). Неуказанные параметры равны нулю.

4.4. Для схемы на рис. 7.12 в качестве источника напряжения также используется «Voltage Source» с выбранной вкладкой «Pulse», начальным напряжением $-1,5$ В ($V_1 = -1.5$), импульсным $+1,5$ В ($V_2 = 1.5$), временем подъема и спада $0,25$ с ($TR = TF = 0.25$) и периодом в $0,5$ с ($PER = 0.5$). Неуказанные параметры равны нулю.

4.5. Для схемы на рис. 7.13 в качестве первого источника используется батарея «Battery» с напряжением 1 В ($V_1 = 1$), а в качестве второго — источник напряжения «Voltage Source» с выбранной вкладкой «Sin» с начальным напряжением смещения 0 В ($V_0 = 0$), амплитудой 3 В ($V_A = 3$) и частотой $0,5$ Гц ($F_0 = 0.5$). Неуказанные параметры равны нулю.

5. Проведите сравнение графиков напряжений для схем с корректирующим сопротивлением и без него (рис. 7.5 и 7.6, 7.7 и 7.8).

6. В соответствии с выражениями из теоретической части проверьте результаты исследований практических схем операционных усилителей.

7. Составьте отчет по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, схемы исследуемых операционных усилителей, основные соотношения для их расчета;
- в) экспериментальные данные;
- г) проверка результатов проведенных исследований.

Контрольные вопросы

1. Определение и условное обозначение ОУ.
2. Практическое применение и основные параметры ОУ.
3. Принципиальная схема ОУ.
4. Причина возникновения напряжения смещения и входных токов в ОУ.
5. Причина ограничения выходного напряжения ОУ.
6. Причина необходимости наличия цепей ООС в ОУ и их назначение.
7. Способы измерения основных параметров ОУ.
8. Расчет коэффициентов усиления практических схем включения ОУ.

8 ИССЛЕДОВАНИЕ И РАСЧЕТ АКТИВНЫХ ФИЛЬТРОВ

Целью главы являются изучение и исследование характеристик и параметров активных фильтров с помощью ППП Micro-Cap.

8.1. Классификация и основные параметры фильтров

Фильтром называют электрическую цепь, которая пропускает сигналы в определенной полосе частот и подавляет сигналы вне этой полосы.

По схемотехническому исполнению фильтры можно разделить на пассивные и активные.

Пассивными фильтрами называют фильтры, которые содержат только пассивные элементы: резисторы, конденсаторы, индуктивности.

Активными фильтрами называют фильтры, которые содержат, кроме пассивных элементов, также активные элементы: операционные усилители, транзисторы и т. д.

В зависимости от частотных характеристик фильтры подразделяются:

- а) на фильтры нижних частот (ФНЧ);
- б) фильтры верхних частот (ФВЧ);
- в) полосовые фильтры (ПФ);
- г) режекторные фильтры (РФ);
- д) резонансные (узкополосные) фильтры (УФ).

Основные характеристики и параметры фильтров:

- 1) коэффициент передачи сигнала (передаточная характеристика);
- 2) коэффициент передачи сигнала по амплитуде или амплитудно-частотная характеристика (АЧХ);
- 3) коэффициент передачи фазы сигнала или фазочастотная характеристика (ФЧХ);
- 4) порядок фильтра;
- 5) переходная характеристика фильтра.

8.2. Пассивные фильтры

8.2.1. Фильтры нижних частот

Фильтром нижних частот (ФНЧ) называют фильтр, который пропускает сигналы в полосе частот от нуля герц до некоторой граничной частоты, называемой частотой среза фильтра.

Схема простейшего пассивного ФНЧ первого порядка приведена на рис. 8.1.

Передачная характеристика приведенного ФНЧ при $R_H = \infty$ определяется выражением

$$K(p) = \frac{U_{\text{вых}}(p)}{U_{\text{вх}}(p)} = \frac{1}{1 + pRC}. \quad (8.1)$$

Положив $p = j\omega$, получим комплексный коэффициент передачи ФНЧ

$$K(j\omega) = \frac{1}{1 + j\omega RC}. \quad (8.2)$$

В показательной форме комплексный коэффициент передачи имеет вид

$$K(j\omega) = K(\omega) e^{j\varphi(\omega)},$$

где $K(\omega)$ представляет собой модуль комплексного коэффициента передачи и является АЧХ ФНЧ первого порядка, а $\varphi(\omega)$ — фазочастотная характеристика ФНЧ.

Тогда в соответствии с выражением (8.2) можно получить

$$K(\omega) = \sqrt{1 / (1 + (\omega RC)^2)}; \quad (8.3)$$

$$\varphi(\omega) = -\arctg(\omega RC). \quad (8.4)$$

Частоту ω_c , на которой

$$K(\omega_c) = \frac{K(0)}{\sqrt{2}} = 0,707K(0), \quad (8.5)$$

где $K(0)$ — модуль коэффициента передачи на нулевой частоте, который называют частотой среза ФНЧ.

Решая совместно выражения (8.3) и (8.5) и учитывая, что для ФНЧ $K(0) = 1$, получаем выражение, связывающее частоту среза фильтра с величинами его элементов:

$$\omega_c = \frac{1}{RC} \quad \text{или} \quad f_c = \frac{1}{2\pi RC}. \quad (8.6)$$




Рис. 8.1. Схема пассивного ФНЧ первого порядка

Тогда соотношения (8.3) и (8.4) с учетом выражения (8.6) принимают вид:

$$K(\omega) = \sqrt{\frac{1}{1 + (\omega/\omega_c)^2}}; \quad (8.7)$$

$$\varphi(\omega) = -\arctg\left(\frac{\omega}{\omega_c}\right). \quad (8.8)$$

АЧХ и ФЧХ ФНЧ первого порядка приведены на рис. 8.2.




Рис. 8.2. АЧХ и ФЧХ ФНЧ первого порядка

8.2.2. Фильтры верхних частот

Фильтром верхних частот называют фильтр, который пропускает сигналы в полосе частот от ω_c до $\omega = \infty$.

Схема простейшего пассивного ФВЧ первого порядка приведена на рис. 8.3.

Передачная характеристика приведенного ФВЧ при $R_H = \infty$ определяется выражением

$$K(p) = \frac{U_{\text{ВЫХ}}(p)}{U_{\text{ВХ}}(p)} = \frac{1}{1 + \frac{1}{pRC}}. \quad (8.9)$$

Положив $p = j\omega$, получим комплексный коэффициент передачи ФВЧ:

$$K(j\omega) = \frac{1}{1 + \frac{1}{j\omega RC}}. \quad (8.10)$$




Рис. 8.3. Схема пассивного ФВЧ первого порядка

В соответствии с выражением (8.10) можно определить АЧХ и ФЧХ:

$$K(\omega) = \sqrt{\frac{1}{1 + \left(\frac{1}{\omega RC}\right)^2}}; \quad (8.11)$$

$$\varphi(\omega) = \operatorname{arctg}\left(\frac{1}{\omega RC}\right). \quad (8.12)$$

Частоту ω_c , на которой

$$K(\omega_c) = \frac{K(\infty)}{\sqrt{2}} = 0,707K(\infty), \quad (8.13)$$

где $K(\infty)$ — модуль коэффициента передачи на частоте $\omega = \infty$, называют частотой среза ФВЧ.

Решая совместно выражения (8.11) и (8.13) и учитывая, что для ФВЧ $K(\infty) = 1$, получаем выражение, связывающее частоту среза фильтра с величинами его элементов:

$$\omega_c = \frac{1}{RC} \quad \text{или} \quad f_c = \frac{1}{2\pi RC}. \quad (8.14)$$

С учетом соотношения (8.14) выражения, определяющие АЧХ и ФЧХ ФВЧ, принимают вид:

$$K(\omega) = \sqrt{\frac{1}{1 + (\omega_c/\omega)^2}}; \quad (8.15)$$

$$\varphi(\omega) = \operatorname{arctg}\left(\frac{\omega_c}{\omega}\right). \quad (8.16)$$

АЧХ и ФЧХ ФВЧ первого порядка приведены на рис. 8.4.




Рис. 8.4. АЧХ и ФЧХ ФВЧ первого порядка

8.2.3. Режекторный фильтр на основе 2Т-образного моста

Режекторный (заграждающий) фильтр предназначен для подавления сигналов в определенной полосе частот. Схема режекторного фильтра на основе 2Т-образного моста приведена на рис. 8.5.




Рис. 8.5. Схема на основе 2Т-образного режекторного фильтра

Комплексный коэффициент передачи режекторного фильтра определяется следующим выражением:

$$K(j\Omega) = \frac{1 - \Omega^2}{1 + 4j\Omega - \Omega^2}, \quad (8.17)$$

где $\Omega = \omega RC$ называется относительной частотой режекторного фильтра.

Модуль комплексного коэффициента передачи и фазочастотная характеристика определяются по выражениям:

$$K(\Omega) = \sqrt{\frac{1}{1 + \left(\frac{16\Omega^2}{1 - \Omega^2}\right)^2}}; \quad (8.18)$$

$$\varphi(\Omega) = -\arctg\left(\frac{4\Omega}{\Omega^2 - 1}\right). \quad (8.19)$$

Из выражения (8.18) видно, что при $\Omega = 1$ модуль комплексного коэффициента передачи $K(\Omega) = 0$. Поэтому можно записать, что

$$\Omega_p = \Omega = 1 = \omega_p RC.$$

Частота $\omega_p = 1/RC$ называется частотой режекции режекторного фильтра.

АЧХ и ФЧХ пассивного режекторного фильтра на основе 2Т-образного моста приведены на рис. 8.6.




Рис. 8.6. АЧХ и ФЧХ режекторного фильтра

8.3. Активные фильтры первого порядка

Основными недостатками пассивных фильтров являются следующие: низкая нагрузочная способность; коэффициент передачи в полосе пропускания меньше или равен единице; сложность реализации фильтров высших порядков.

От указанных недостатков свободны активные фильтры на основе ОУ.

8.3.1. Активный ФНЧ первого порядка на основе неинвертирующего ОУ

Схема такого ФНЧ может быть реализована путем последовательного включения пассивного ФНЧ первого порядка и неинвертирующего усилителя на основе ОУ, позволяющего повысить нагрузочную способность и обеспечить требуемый коэффициент усиления ФНЧ в полосе пропускания. Схема активного ФНЧ первого порядка на основе неинвертирующего ОУ приведена на рис. 8.7.

Комплексный коэффициент передачи представленного фильтра определяется по соотношению

$$K(j\omega) = \frac{K_0}{1 + j\omega/\omega_c}, \quad (8.20)$$

где $K_0 = 1 + R_2/R_3$; $\omega_c = 1/R_1C$.




Рис. 8.7. Активный ФНЧ первого порядка на основе неинвертирующего ОУ

8.3.2. Активный ФНЧ первого порядка на основе инвертирующего ОУ

Схема активного ФНЧ первого порядка на основе инвертирующего ОУ приведена на рис. 8.8.




Рис. 8.8. Активный ФНЧ первого порядка на основе инвертирующего ОУ

Комплексный коэффициент передачи представленного фильтра определяется по соотношению

$$K(j\omega) = \frac{K_0}{1 + j\omega/\omega_c}, \quad (8.21)$$

где $K_0 = -R_2/R_1$; $\omega_c = 1/R_2C$.

8.3.3. Активный ФВЧ первого порядка на основе инвертирующего ОУ

Схема активного ФВЧ первого порядка на основе инвертирующего ОУ приведена на рис. 8.9.




Рис. 8.9. Активный ФВЧ первого порядка на основе инвертирующего ОУ

Комплексный коэффициент передачи представленного фильтра определяется по соотношению

$$K(j\omega) = \frac{K_{\infty}}{1 + \frac{j\omega}{\omega_c}}, \quad (8.22)$$

где $K_{\infty} = -R_2/R_1$; $\omega_c = 1/(R_1C)$.

8.4. Активные фильтры второго порядка

8.4.1. Обобщенное описание ФНЧ

Передаточная характеристика ФНЧ любого порядка может быть представлена в виде

$$K(p) = \frac{K_0}{(1 + a_1p + b_1p^2)(1 + a_2p + b_2p^2) \dots (1 + a_ip + b_ip^2)} \quad (8.23)$$

либо

$$K(p) = \frac{K_0}{\prod_i (1 + a_ip + b_ip^2)}, \quad (8.24)$$

где K_0 — коэффициент передачи фильтра в полосе пропускания; $p = \sigma + j\omega/\omega_c$.

Если положить $\sigma = 0$, то получим

$$p = j \frac{\omega}{\omega_c} = j \frac{f_c}{f}.$$

Порядок фильтра n определяется максимальной степенью параметра p в выражении (8.24) после того, как будет выполнено перемножение сомножителей второго порядка. Порядок фильтра задает асимптотический наклон АЧХ ФНЧ, равный $-n \cdot 20$ дБ/декада.

Вид АЧХ и ФЧХ и переходная характеристика фильтра определяются как порядком, так и типом фильтра. Наибольшее

Таблица 8.1

| Тип фильтра | n | a_i | b_i |
|----------------------------------|-----|--------|--------|
| Бесселя | 1 | 1,0000 | 0,0000 |
| | 2 | 1,3617 | 0,6180 |
| Баттерворта | 1 | 1,0000 | 0,0000 |
| | 2 | 1,4142 | 1,0000 |
| Чебышёва с неравномерностью 3 дБ | 1 | 1,0000 | 0,0000 |
| | 2 | 1,0650 | 1,9305 |

применение находят фильтры Баттерворта, Чебышёва и Бесселя, которые отличаются лишь значениями коэффициентов a_i и b_i в передаточной характеристике (8.24).

Значения коэффициентов a_i и b_i для различных типов фильтров и различных порядков n приводятся в специальных таблицах. В табл. 8.1 приведены значения коэффициентов a_i и b_i для фильтров первого и второго порядков.

8.4.2. Обобщенное описание ФВЧ

Передаточная характеристика ФВЧ любого порядка может быть представлена в виде

$$K(p) = \frac{K_{\infty}}{\left(1 + \frac{a_1}{p} + \frac{b_1}{p^2}\right) \left(1 + \frac{a_2}{p} + \frac{b_2}{p^2}\right) \cdots \left(1 + \frac{a_i}{p} + \frac{b_i}{p^2}\right)} \quad (8.25)$$

или в сокращенной записи

$$K(p) = \frac{K_{\infty}}{\prod_i \left(1 + \frac{a_i}{p} + \frac{b_i}{p^2}\right)}, \quad (8.26)$$

где K_{∞} — коэффициент передачи ФВЧ в полосе пропускания; $p = \sigma + j\omega/\omega_c$.

Коэффициенты a_i и b_i , определяющие тип ФВЧ, так же как и для ФНЧ, могут быть взяты из табл. 8.1.

8.4.3. ФНЧ второго порядка с ООС (структура Рауха)

Передаточная характеристика ФНЧ второго порядка с учетом обобщенной формы имеет вид

$$K(p) = \frac{K_0}{1 + a_1 p + b_1 p^2}, \quad (8.27)$$

где $K_0 = -R_2/R_1$; $a_1 = \omega_c C_1(R_2 + R_3 + R_2 R_3/R_1)$; $b_1 = \omega_c C_1 C_2 R_2 R_3$.




Рис. 8.10. Активный ФНЧ второго порядка с ООС (структура Рауха)

Схема ФНЧ второго порядка с цепью отрицательной обратной связи приведена на рис. 8.10.

Из соотношения (8.27) с учетом того, что $\omega_c = 2\pi f_c$, получаем соотношения для расчета элементов фильтра по заданным f_c , K_0 и типу фильтра:

$$R_1 = -\frac{R_2}{K_0};$$

$$R_2 = \frac{a_1 C_2 - \sqrt{a_1^2 C_2^2 - 4b_1 C_1 C_2 (1 - K_0)}}{4\pi f_c C C_1 C_2};$$

$$R_3 = \frac{b_1}{4\pi^2 f_c^2 R_2 C_1 C_2}.$$

Для того чтобы сопротивление R_2 было действительным, должно выполняться условие

$$\frac{C_1}{C_2} \geq \frac{4b_1(1 - K_0)}{a_1^2}. \quad (8.28)$$

8.4.4. ФНЧ второго порядка с ПОС (структура Саллен–Ки)

Передачная характеристика ФНЧ второго порядка с учетом обобщенной формы имеет вид

$$K(p) = \frac{K_0}{1 + a_1 p + b_1 p^2}, \quad (8.29)$$

где $K_0 = \alpha = \frac{R_3 + R_4}{R_3}$; $a_1 = \omega_c(R_1 + R_2) + (1 - \alpha)R_1 C_2$; $b_1 = \omega_c^2 R_1 R_2 C_1 C_2$.

Схема ФНЧ второго порядка с цепью положительной обратной связи (ПОС) приведена на рис. 8.11.




Рис. 8.11. Активный ФНЧ второго порядка (структура Саллен-Ки)

8.4.5. ФВЧ второго порядка с ООС (структура Рауха)

Структура ФВЧ второго порядка может быть получена из структуры ФНЧ второго порядка путем замены резисторов на конденсаторы, а конденсаторов на резисторы.

Схема ФВЧ второго порядка с цепью отрицательной обратной связи приведена на рис. 8.12.




Рис. 8.12. Активный ФВЧ второго порядка с ООС (структура Рауха)

Передачная характеристика ФВЧ второго порядка с учетом обобщенной формы имеет вид

$$K(p) = \frac{K_{\infty}}{\left(1 + \frac{a_1}{p} + \frac{b_1}{p^2}\right)}, \quad (8.30)$$

где $K_{\infty} = -C_1/C_2$;

$$a_1 = \frac{1}{\omega_c R_1 \left(\frac{1}{C_2} + \frac{1}{C_3} + \frac{C_1}{C_2 C_3}\right)}; \quad b_1 = \frac{1}{\omega_c^2 R_2 C_2 C_3}.$$

8.4.6. ФВЧ второго порядка с ПОС (структура Саллен–Ки)

Передачная характеристика ФВЧ второго порядка с учетом обобщенной формы имеет вид

$$K(p) = \frac{K_{\infty}}{\left(1 + \frac{a_1}{p} + \frac{b_1}{p^2}\right)}, \quad (8.31)$$

где $K_{\infty} = \alpha = 1 + R_4/R_3$;

$$a_1 = \frac{R_2(C_1 + C_2) + R_1C_2(1 - \alpha)}{\omega_c R_1 R_2 C_1 C_2}; \quad b_1 = \frac{1}{\omega_c R_1 R_2 C_1 C_2}.$$

Схема ФВЧ второго порядка с цепью положительной обратной связи приведена на рис. 8.13.




Рис. 8.13. Активный ФВЧ второго порядка (структура Саллен–Ки)

8.4.7. Активный резонансный (узкополосный) фильтр на основе 2Т-образного моста

Активный резонансный фильтр реализован на инвертирующем операционном усилителе, в обратную связь которого включен 2Т-образный мост. Принципиальная схема активного резонансного фильтра приведена на рис. 8.14.

Модуль комплексного коэффициента передачи такого устройства

$$K(\omega) = \frac{|Z_{2T}(j\omega)|}{R_1}, \quad (8.32)$$

причем резистор, входящий в состав 2Т-образного моста, выбирается из условия $R \ll R_1$.

Модуль комплексного коэффициента передачи 2Т-образного моста имеет следующие особенности:




Рис. 8.14. Активный резонансный фильтр

- при $\omega \rightarrow \infty$ $|Z_{2T}(j\omega)| \rightarrow 0$;
- при $\omega \rightarrow 0$ $|Z_{2T}(j\omega)| \rightarrow 2R$;
- при $\omega \rightarrow \frac{1}{RC}$: $|Z_{2T}(j\omega)| \rightarrow \infty$.

Таким образом, резонансный фильтр пропускает сигналы с частотами, близкими к частоте $\omega_{\text{рз}} \rightarrow 1/RC$, называемой резонансной частотой, и подавляет сигналы на других частотах.

На частоте резонанса фильтр имеет коэффициент передачи, стремящийся к бесконечности. Для того чтобы резонансный фильтр имел конечный коэффициент передачи на резонансной частоте, параллельно 2Т-образному мосту включен резистор $R_2 \ll R_1$.

При этом модуль комплексного коэффициента передачи будет равен:

$$K(\omega) = \begin{cases} R_2/R_1 & \text{при } \omega = \omega_{\text{рз}}; \\ 2R/R_1 \rightarrow 0 & \text{при } \omega \rightarrow 0; \\ |Z_{2T}(j\omega)|/R_1 \rightarrow 0 & \text{при } \omega \rightarrow \infty. \end{cases}$$

8.4.8. Активный режекторный фильтр на основе 2Т-образного моста

Активный режекторный фильтр реализован на неинвертирующем операционном усилителе.

Характеристики активного режекторного фильтра идентичны характеристикам пассивного режекторного фильтра. Отли-

чие состоит в повышенной нагрузочной способности и в коэффициенте передачи вне полосы режекции, который в активном фильтре будет равен

$$K(\omega) = 1 + \frac{R_1}{R_2} \quad \text{при } \omega \neq \omega_p. \quad (8.33)$$

Принципиальная схема активного режекторного фильтра приведена на рис. 8.15.




Рис. 8.15. Активный режекторный фильтр

8.4.9. Активный полосовой фильтр

Полосовым фильтром называется фильтр, который пропускает сигналы в полосе частот $\omega_n \leq \omega \leq \omega_b$ и подавляет сигналы вне этой полосы.

Активный полосовой фильтр с заданными параметрами ω_n , ω_b и $K_{\text{опф}}$ реализуется путем последовательного включения ФНЧ с параметрами $K_0 = K_{\text{опф}}$, $\omega_{\text{сфнч}} = \omega_b$ и ФВЧ с параметрами $K_\infty = K_{\text{опф}}$, $\omega_{\text{сфвч}} = \omega_n$.

Для полосового фильтра, реализуемого включением ФНЧ и ФВЧ, можно записать

$$\begin{aligned} K_{\text{пф}}(j\omega) &= K_{\text{фнч}}(j\omega)K_{\text{фвч}}(j\omega) = \\ &= K_{\text{фнч}}(\omega) e^{j\varphi_{\text{фнч}}(\omega)} K_{\text{фвч}}(\omega) e^{j\varphi_{\text{фвч}}(\omega)} \end{aligned}$$

или

$$K_{\text{пф}}(j\omega) = K_{\text{пф}}(\omega) e^{j\varphi_{\text{пф}}(\omega)}, \quad (8.34)$$

где $K_{\text{пф}}(\omega) = K_{\text{фнч}}(\omega)K_{\text{фвч}}(\omega)$; $\varphi_{\text{пф}}(\omega) = \varphi_{\text{фнч}}(\omega) + \varphi_{\text{фвч}}(\omega)$.




Рис. 8.16. Активный полосовой фильтр

Принципиальная схема активного полосового фильтра приведена на рис. 8.16.

8.5. Активные фильтры третьего порядка

Порядок расчета фильтров третьего порядка аналогичен расчету фильтров второго порядка. Принципиальные схемы активных ФНЧ и ФВЧ третьего порядка приведены на рис. 8.17, 8.18.




Рис. 8.17. Активный ФНЧ третьего порядка




Рис. 8.18. Активный ФВЧ третьего порядка

8.6. Порядок выполнения

1. Выполните пп. 2–4 для схем на рис. 8.1, 8.3 и 8.5. Получите соответствующие им АЧХ и ФЧХ, приведенные на рис. 8.2, 8.4 и 8.6.

2. Соберите схему в соответствии с рис. 8.10.

2.1. В качестве синусоидального источника используйте элемент «Sine Source» с моделью «GENERAL».

2.2. Для установки узла вывода «Out» следует переключиться из режима выбора «Select Mode»  в текстовый режим «Text Mode»  (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст «Out» в поле ввода, переключиться в исходный режим «Select Mode»  (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме.

2.3. В качестве операционного усилителя следует использовать «Opamp» с моделью «\$GENERIC».

3. Проведите частотный анализ.

3.1. Вызовите частотный анализ с помощью пункта меню «Analysis → AC...» (Alt + 2).

3.2. В открывшемся окне «AC Analysis Limits» установите параметры в соответствии с рис. 8.19.

3.3. Нажмите кнопку «Run» для запуска.

3.4. В открывшейся вкладке вы увидите графики АЧХ и ФЧХ.

3.5. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «AC → Exit Analysis» (F3).

4. Зарисуйте АЧХ и ФЧХ.

5. Повторите пп. 2–4 для схем на рис. 8.11–8.18.




Рис. 8.19. Окно «AC Analysis Limits»

6. В соответствии с формулами из теоретической части вычислите передаточные функции для схем на рис. 8.10–8.13 и модуль коэффициента передачи для схем на рис. 8.14, 8.15.

7. Для резонансного фильтра определите резонансную частоту, а для режекторного — частоту режекции.

8. Составьте отчет по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, схемы исследуемых фильтров, основные соотношения для расчета фильтров;
- в) графики АЧХ и ФЧХ фильтров, построенные по экспериментальным данным;
- г) вычисленные передаточные функции.

Контрольные вопросы

1. Основные различия между пассивными и активными фильтрами.
2. Классификация фильтров.
3. Основное назначение и применение фильтров.
4. Основные характеристики и параметры фильтров.
5. Передаточная функция (операторная и комплексная) фильтров.
6. Частотные характеристики фильтров.
7. Обобщенное уравнение для ФНЧ любого порядка.
8. Обобщенное уравнение для ФВЧ любого порядка.

9 ПРОЕКТИРОВАНИЕ И РАСЧЕТ АНАЛОГО-ЦИФРОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ

Целью главы является изучение методов схемотехнического построения, особенностей проектирования, расчета и экспериментального исследования аналого-цифровых преобразователей (АЦП) в ППП Micro-Cap.

9.1. Определение и основные параметры АЦП

Аналого-цифровым преобразователем называется электронное устройство, предназначенное для преобразования аналоговой информации (обычно в виде напряжения) в цифровой код. АЦП используют в микропроцессорных системах, в цифровых измерительных приборах и т. д. Во многом области их применения аналогичны цифроаналоговым преобразователям (ЦАП), так как они часто используются совместно, например в автоматизированных системах управления (рис. 9.1).




Рис. 9.1. АЦП и ЦАП в контуре управления

Основными параметрами и характеристиками АЦП являются следующие:

- число разрядов n выходного кода;
- разрешающая способность h — минимальный квант входного напряжения, за который выходной код изменяется на единицу младшего разряда;
- нелинейность δ_l — максимальное отклонение выходного кода от расчетного значения во всем диапазоне шкалы;
- абсолютная погрешность δ_a — наибольшее отклонение выходного кода от расчетного в конечной точке шкалы;

- время преобразования $t_{пр}$ — интервал от момента начала преобразования до появления на выходе установившегося кода; часто вместо данной характеристики быстродействие АЦП характеризуется частотой преобразования;
- диапазон и полярность входного напряжения, число источников питания, ток потребления, возможность общей работы с микропроцессорами.

В процессе взаимодействия аналоговых и цифровых систем обработки информации можно наблюдать 4 формы представления сигналов:

- 1) непрерывное время — непрерывная величина;
- 2) дискретное время — непрерывная величина;
- 3) непрерывное время — дискретная величина;
- 4) дискретное время — дискретная величина.

1-я форма соответствует аналоговым сигналам, 4-я — цифровым; две другие являются промежуточными.

Процедуру аналого-цифрового преобразования сигналов можно разделить на две операции:




Рис. 9.2. Определение погрешности АЦП

1) дискретизация непрерывного сигнала $U(t)$ в непрерывную последовательность $\{U(t_n)\}$:

$$U(t) \rightarrow \{U(t_1), U(t_2), U(t_3), \dots, U(t_n)\},$$

где $\Delta t = t_2 - t_1 = t_3 - t_2 = \dots$ называется шагом или периодом дискретизации;

2) квантование непрерывной последовательности $\{U(t_n)\}$ в дискретную последовательность $\{\hat{U}(t_n)\}$:

$$\{U(t_n)\} \rightarrow \{\hat{U}(t_1), \hat{U}(t_2), \hat{U}(t_3), \dots, \hat{U}(t_n)\},$$

при этом $\Delta U = \hat{U}(t_1) - \hat{U}(t_2) = \dots$ — шаг квантования.

Очевидно, что погрешность квантования зависит от шага квантования (рис. 9.2).

Таким образом выполняется преобразование: непрерывная величина (вольты) \rightarrow дискретное время (величина — вольты) \rightarrow число, например

$$U(t_7) = 0,58953 \text{ В} \rightarrow \hat{U}(t_7) \rightarrow \text{число.}$$

9.1.1. Основные параметры АЦП

АЦП характеризуется следующими параметрами:

- число разрядов АЦП n ;
- разрешающая способность АЦП $\Delta = 1/(2^n - 1)$;
- опорное напряжение $U_{\text{оп}}$;
- шаг квантования $h = \text{ЕМР} = U_{\text{оп}}/(2^n - 1)$ (ЕМР — единица младшего разряда);
- погрешность квантования или методическая погрешность $\delta = \pm 0,5h = 0,5\text{ЕМР}$;
- частота дискретизации f_{Δ} или период дискретизации $\Delta t = 1/f_{\Delta} \leq 0,5F_m$, где F_m — максимальная частота спектра входного сигнала;
- время преобразования — это время, отсчитываемое от начала импульса дискретизации или начала преобразования до появления на выходе АЦП устойчивого кода;
- статическая погрешность;
- динамическая погрешность;
- линейность шкалы преобразования.

9.1.2. АЦП с время-импульсной модуляцией

В данном АЦП используется промежуточное преобразование измеряемого напряжения во временной интервал, который затем




Рис. 9.3. АЦП с время-импульсной модуляцией. ИОН — источник опорного напряжения; АК — аналоговый ключ

измеряется с помощью счетчика импульсов эталонной частоты (рис. 9.3).

Компаратор — устройство сравнения входного напряжения $U_{вх}$ с пороговым $U_{п}$:

$$U_{вых} = \begin{cases} 1, & \text{если } U_{вх} > U_{п}; \\ 0, & \text{если } U_{вх} < U_{п}. \end{cases}$$

Компаратор формирует временной импульс T_x , пропорциональный входному напряжению. Напряжение на конденсаторе

$$U_C = \frac{1}{RC} \int_{t_0}^{t_1} U_{оп} dt = \frac{1}{RC} U_{оп} (t_1 - t_0).$$

Далее работа АЦП описывается следующими соотношениями:

$$\begin{aligned} U_C &= U_{вх} = \frac{1}{RC} U_{оп} T_x; \\ N_{вых} &= T_x f_э \rightarrow T_x = \frac{N_{вых}}{f_э}; \\ U_{вх} &= \frac{U_{оп}}{RC} \frac{N_{вых}}{f_э} \rightarrow N_{вых} = U_{вх} \frac{RC}{U_{оп}} f_э; \\ N_{вых} &= K U_{вх}, \end{aligned}$$

где $f_э$ — импульсы эталонной частоты, которые вырабатывает ГИ.

Интегратор обладает некоторой нелинейностью, отсюда большая статическая погрешность АЦП. R и C на практике изменяются от времени, температуры, влажности и других факторов. Поэтому АЦП с время-импульсной модуляцией имеет большую погрешность вычислений.




Рис. 9.6. Временная диаграмма работы АЦП

Полный цикл работы интегратора (рис. 9.6) состоит из 2-х тактов.

На первом такте с помощью интегратора происходит интегрирование входного сигнала на фиксированном интервале T_0 , задаваемого с помощью устройства управления (УУ).

В конце 1-го интегрирования напряжение на интеграторе будет равно

$$U_1(t) = \frac{1}{RC} \int_{t_1}^{t_2} U_{\text{вх}} dt = \frac{\bar{U}_{\text{вх}}}{RC} (t_2 - t_1) = \frac{\bar{U}_{\text{вх}}}{RC} T_0.$$

где $U(t)$ — линейная функция времени. Если $U_{\text{вх}} = \text{const}$, то угол наклона $\bar{U}_{\text{вх}}/RC$ определяется значением входного напряжения.

На втором такте происходит разряд конденсатора интегратора от $U_{\text{оп}}$ ИОН, которое должно иметь полярность, противоположную входному напряжению. Процесс разряда происходит до 0 по закону

$$U_2(t) = \frac{1}{RC} \int_{t_2}^{t_3} U_{\text{оп}} dt = \frac{U_{\text{оп}}}{RC} (t_3 - t_2) = \frac{U_{\text{оп}}}{RC} T_x.$$

Очевидно, что $U_1(T_0) = U_2(T_x)$.

Далее работа АЦП описывается следующими соотношениями:

$$\frac{\bar{U}_{\text{вх}}}{RC} T_0 = \frac{U_{\text{оп}}}{RC} T_x \rightarrow T_x = \frac{\bar{U}_{\text{вх}}}{U_{\text{оп}}} T_0;$$

$$N_{\text{вых}} = \frac{T_x}{T_3} = T_x f_3 \rightarrow N_{\text{вых}} = \frac{\bar{U}_{\text{вх}}}{U_{\text{оп}}} f_3,$$

где T_3 – эталонный интервал.

Интервал T_0 выбирается из разрядности счетчика или разрядности АЦП $N_{\text{max}} = 2^n - 1$, где n – число разрядов счетчика или разрешающая способность АЦП:

$$N_{\text{max}} = 2^n - 1 = \frac{T_0}{T_3} = T_0 f_3 \rightarrow T_0 = \frac{2^n - 1}{f_3};$$

$$N_{\text{вых}} = \frac{\bar{U}_{\text{вх}}}{U_{\text{оп}}} \frac{2^n - 1}{f_3} = \frac{\bar{U}_{\text{вх}}}{U_{\text{оп}}} (2^n - 1);$$

$$N_{\text{вых}} = \frac{2^n - 1}{U_{\text{оп}}} U_{\text{вх}}; \quad \text{EMР} = \frac{U_{\text{оп}}}{2^n - 1}.$$

Основные достоинства:

- высокая статическая точность, определяемая только стабильностью $U_{\text{оп}}$ (от R , C , f_3 не зависит);
- высокая помехозащищенность.

9.1.4. АЦП последовательных приближений

Схема АЦП последовательных приближений приведена на рис. 9.7.




Рис. 9.7. Схема АЦП последовательных приближений

АЦП имеет n разрядов: $(n - 1)$ — старший разряд, 0 — младший. ЦАП — устройство, которое вырабатывает напряжение, пропорциональное входному двоичному коду.

Алгоритм работы ЦАП реализуется в соответствии с соотношениями

$$U_{\text{ЦАП}} = \frac{U_{\text{оп}}}{2^n} \sum_{i=0}^{n-1} a_i \cdot 2^i = \frac{U_{\text{оп}}}{2^n} (a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + \dots + a_1 \cdot 2 + a_0).$$

Если $a_{n-1} = 1$, в все остальные коэффициенты a_i , $i = n - 2, \dots, 0$, равны 0 , тогда

$$U_{\text{ЦАП}} = \frac{U_{\text{оп}}}{2^n} \cdot 1 \cdot 2^{n-1} = \frac{U_{\text{оп}}}{2}.$$

Если $a_{n-2} = 1$, а все остальные коэффициенты равны 0 , тогда

$$U_{\text{ЦАП}} = \frac{U_{\text{оп}}}{2^n} \cdot 1 \cdot 2^{n-2} = \frac{U_{\text{оп}}}{4}.$$

Если $a_{n-3} = 1$, а все остальные коэффициенты равны 0 , тогда

$$U_{\text{ЦАП}} = \frac{U_{\text{оп}}}{2^n} \cdot 1 \cdot 2^{n-3} = \frac{U_{\text{оп}}}{8}.$$

Алгоритм работы АЦП последовательных приближений состоит в следующем.

Весь цикл преобразования входного сигнала в цифровой код состоит из n шагов, где n — число разрядов АЦП.

Сдвиговой регистр на каждом шаге сдвигает вправо единицу из старших разрядов в младшие.

Пример. $U_{\text{вх}} = 5,571 \text{ В}$; $U_{\text{оп}} = 8 \text{ В}$; $n = 8$ (рис. 9.8).

На первом шаге $(n - 1)$ -е старшие разряды регистра сдвига и регистра записи устанавливаются в 1 . Все остальные устанавливаются в 0 .

ЦАП вырабатывает напряжение

$$U_{\text{ЦАП}} = \frac{U_{\text{оп}}}{2} = \frac{8}{2} = 4 \text{ В}.$$

Это напряжение сравнивается с $U_{\text{вх}}$.

Если $U_{\text{ЦАП}} < U_{\text{вх}}$, то под действием логического программируемого устройства 1 в старшем $(n - 1)$ -м разряде регистра записи сохраняется.

Если $U_{\text{ЦАП}} > U_{\text{вх}}$, то 1 в $(n - 1)$ -м разряде регистра записи стирается (не сохраняется). В данном случае $U_{\text{ЦАП}} = 4 \text{ В} < U_{\text{вх}} = 5,571 \text{ В}$.




Рис. 9.8. Пример работы АЦП

На втором шаге 1 записывается в $(n - 2)$ -е разряды регистра сдвига и регистра записи, напряжение

$$U_{\text{ЦАП}} = 1 \frac{U_{\text{оп}}}{2} + 1 \frac{U_{\text{оп}}}{4} = 4 + 2 = 6\text{ В.}$$

Сравниваем $U_{\text{ЦАП}} = 6 > U_{\text{вх}} = 5,571\text{ В}$. Поэтому 1 в $(n - 2)$ -м разряде регистра записи стирается (не сохраняется).

На третьем шаге 1 записывается в $(n - 3)$ -е разряды регистра сдвига и регистра записи, напряжение

$$U_{\text{ЦАП}} = 1 \frac{U_{\text{оп}}}{2} + 0 \frac{U_{\text{оп}}}{4} + 1 \frac{U_{\text{оп}}}{8} = 4 + 1 = 5\text{ В.}$$

Сравниваем $U_{\text{ЦАП}} = 5\text{ В} < U_{\text{вх}} = 5,571\text{ В}$, поэтому 1 в $(n - 3)$ -м разряде регистра записи сохраняется.

На четвертом шаге 1 записывается в $(n - 4)$ -е разряды регистра сдвига и регистра записи, напряжение

$$U_{\text{ЦАП}} = 1 \frac{U_{\text{оп}}}{2} + 0 \frac{U_{\text{оп}}}{4} + 1 \frac{U_{\text{оп}}}{8} + 1 \frac{U_{\text{оп}}}{16} = 4 + 1 + \frac{1}{2} = 5,5\text{ В.}$$

Сравниваем $U_{\text{ЦАП}} = 5,5\text{ В} < U_{\text{вх}} = 5,571\text{ В}$, поэтому 1 в $(n - 4)$ -м разряде регистра записи сохраняется.

На пятом шаге 1 записывается в $(n - 5)$ -е разряды регистра сдвига и регистра записи, напряжение

$$U_{\text{ЦАП}} = 1 \frac{U_{\text{оп}}}{2} + 0 \frac{U_{\text{оп}}}{4} + 1 \frac{U_{\text{оп}}}{8} + 1 \frac{U_{\text{оп}}}{16} + 1 \frac{U_{\text{оп}}}{32} = 5,75\text{ В.}$$

Сравниваем $U_{\text{ЦАП}} = 5,75\text{ В} > U_{\text{вх}} = 5,571\text{ В}$, поэтому 1 в $(n - 5)$ -м разряде регистра записи стирается.

На шестом шаге 1 записывается в $(n - 6)$ -е разряды регистра сдвига и регистра записи, напряжение

$$U_{\text{ЦАП}} = 1 \frac{U_{\text{оп}}}{2} + 0 \frac{U_{\text{оп}}}{4} + 1 \frac{U_{\text{оп}}}{8} + 1 \frac{U_{\text{оп}}}{16} + 1 \frac{U_{\text{оп}}}{32} + 1 \frac{U_{\text{оп}}}{64} = 5,625 \text{ В.}$$

Сравниваем $U_{\text{ЦАП}} = 5,625 \text{ В} > U_{\text{вх}} = 5,571 \text{ В}$, поэтому 1 в $(n - 6)$ -м разряде регистра записи стирается.

На седьмом шаге 1 записывается в $(n - 7)$ -е разряды регистра сдвига и регистра записи, напряжение

$$U_{\text{ЦАП}} = 1 \frac{U_{\text{оп}}}{2} + 0 \frac{U_{\text{оп}}}{4} + 1 \frac{U_{\text{оп}}}{8} + 1 \frac{U_{\text{оп}}}{16} + 1 \frac{U_{\text{оп}}}{32} + 1 \frac{U_{\text{оп}}}{64} + 1 \frac{U_{\text{оп}}}{128} = 5,5625 \text{ В.}$$

Сравниваем $U_{\text{ЦАП}} = 5,5625 \text{ В} < U_{\text{вх}} = 5,571 \text{ В}$, поэтому 1 в $(n - 7)$ -м разряде регистра записи сохраняется.

На восьмом шаге 1 записывается в $(n - 8)$ -е разряды регистра сдвига и регистра записи, напряжение

$$U_{\text{ЦАП}} = 1 \frac{U_{\text{оп}}}{2} + 0 \frac{U_{\text{оп}}}{4} + 1 \frac{U_{\text{оп}}}{8} + 1 \frac{U_{\text{оп}}}{16} + 1 \frac{U_{\text{оп}}}{32} + 1 \frac{U_{\text{оп}}}{64} + 1 \frac{U_{\text{оп}}}{128} + 1 \frac{U_{\text{оп}}}{256} = 5,59375 \text{ В.}$$

Сравниваем $U_{\text{ЦАП}} = 5,59375 \text{ В} > U_{\text{вх}} = 5,571 \text{ В}$, поэтому 1 в $(n - 8)$ -м разряде регистра записи не сохраняется.

Достоинство: высокое быстродействие; $t_{\text{АЦП}} = n \Delta t_{\text{тр}}$ — постоянное время преобразования, n — число разрядов АЦП; $\Delta t_{\text{тр}}$ — интервал времени от момента поступления аналогового сигнала на вход АЦП до момента появления соответствующего выходного кода.

Недостатки: низкая помехозащищенность.

9.1.5. Параллельные АЦП

В параллельном АЦП квантование сигнала осуществляется одновременно с помощью набора компараторов, включенных параллельно по отношению к источнику сигнала.

Параллельные АЦП бывают:

- с прямой логической сверткой;
- с комбинированной сверткой;
- с постоянной памятью и т. д.

Схема АЦП параллельного типа имеет следующий вид, представленный на рис. 9.9.

Шаг квантования $h = \text{ЕМР} = U_{\text{оп}} / (2^n - 1)$. Если $n = 3$, то $\text{ЕМР} = U_{\text{оп}} / 7 = 1 \text{ В}$ (при $U_{\text{оп}} = 7 \text{ В}$). Здесь ЕМР — единица (цена) младшего разряда.




Рис. 9.9. Схема АЦП параллельного типа

С помощью резистивного делителя на каждый компаратор устанавливается пороговый уровень в соответствии со шкалой квантования.

При подаче на такой набор компараторов входного напряжения на выходах последних будет проквантованный сигнал, представленный в унитарном коде. Для преобразования унитарного кода в двоичный код используется кодирующая логика.

Составим таблицу преобразования (табл. 9.1).

По таблице составим логические выражения:

$$\begin{cases} \alpha_1 = \bar{A}\bar{B}\bar{C}DEFG \vee \bar{A}\bar{B}CDEFG \vee \bar{A}BCDEFG \vee ABCDEFG; \\ \alpha_2 = \bar{A}\bar{B}\bar{C}\bar{D}EFG \vee \bar{A}\bar{B}\bar{C}DEFG \vee \bar{A}BCDEFG \vee ABCDEFG; \\ \alpha_3 = \bar{A}\bar{B}\bar{C}\bar{D}\bar{E}FG \vee \bar{A}\bar{B}\bar{C}\bar{D}EFG \vee \bar{A}\bar{B}CDEFG \vee ABCDEFG. \end{cases}$$

Полученные логические выражения необходимо минимизи-

Таблица 9.1

| Входной сигнал $U_{\text{вх}}$ | Унитарный код | | | | | | | Десят. $N_{\text{вых}}$ | Двоичный | | |
|---|---------------|---|---|---|---|---|---|----------------------------|------------|------------|------------|
| | A | B | C | D | E | F | G | | α_1 | α_2 | α_3 |
| $U_{\text{вх}} < \frac{1}{2}h$ | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 |
| $\frac{1}{2}h < U_{\text{вх}} < \frac{3}{2}h$ | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 |
| $\frac{3}{2}h < U_{\text{вх}} < \frac{5}{2}h$ | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 2 | 0 | 1 | 0 |
| $\frac{5}{2}h < U_{\text{вх}} < \frac{7}{2}h$ | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 3 | 0 | 1 | 1 |
| $\frac{7}{2}h < U_{\text{вх}} < \frac{9}{2}h$ | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 4 | 1 | 0 | 0 |
| $\frac{9}{2}h < U_{\text{вх}} < \frac{11}{2}h$ | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 5 | 1 | 0 | 1 |
| $\frac{11}{2}h < U_{\text{вх}} < \frac{13}{2}h$ | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 6 | 1 | 1 | 0 |
| $\frac{13}{2}h < U_{\text{вх}}$ | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 7 | 1 | 1 | 1 |

α_1 — старший, α_3 — младший разряды.

ровать:

$$\begin{cases} \alpha_1 = D; \\ \alpha_2 = DC \vee \bar{E}F \vee \bar{D}E; \\ \alpha_3 = A \vee \bar{B}C \vee \bar{D}E \vee \bar{F}G. \end{cases}$$

По ним составим принципиальную схему кодирующей логики.

Пример. $U_{\text{оп}} = 7 \text{ В}; U_{\text{вх}} = 5,3 \text{ В}; \text{EMР} = h = \frac{U_{\text{оп}}}{2^n - 1} =$
 $= \frac{7}{7} = 1 \text{ В}.$

$$\frac{9}{2}h < U_{\text{вх}} < \frac{11}{2}h \rightarrow A = 0; B = 0; C = D = E = F = G = 1;$$

$$\begin{cases} \alpha_1 = D = 1; \\ \alpha_2 = 0 \cdot 1 + 0 \cdot 1 + 0 \cdot 1 = 0; \\ \alpha_3 = 0 + 1 \cdot 1 + 0 \cdot 1 + 0 \cdot 1, \end{cases}$$

следовательно, $N_{\text{вых}} = 5.$

Достоинство: высокое быстродействие (наносекунды).

Недостатки: большой объем оборудования, так как число компараторов $N_{\text{к}}$ равно $2^n - 1$, где n — число разрядов; если

$n = 3$, то $N_K = 7$; если $n = 4$, то $N_K = 15$; если $n = 8$, то $N_K = 255$. Поэтому реально используют 6–8 разрядов.

9.2. Практические схемы АЦП

В зависимости от используемого метода преобразования практические схемы АЦП можно классифицировать следующим образом:

- АЦП последовательного типа (с использованием ЦАП или с двухтактным интегрированием);
- АЦП поразрядного кодирования (последовательного двоичного приближения);
- АЦП параллельного типа (считывания);
- АЦП параллельно-последовательного типа (комбинированные АЦП).

9.2.1. АЦП последовательного типа

АЦП последовательного типа с использованием ЦАП. Метод последовательного счета с применением ЦАП основан на уравнивании входного напряжения суммой эталонов, подсчитываемых счетчиком. Момент уравнивания определяется аналоговым компаратором. Схема АЦП последовательного типа с использованием ЦАП приведена на рис. 9.10.




Рис. 9.10. АЦП последовательного типа с использованием ЦАП

В данной схеме по сигналу «Пуск» RS-триггер переключается в состояние «1» и разрешает прохождение импульсов от генератора G через элемент «2И» на вход суммирования двоичного счетчика СЧ2. Нарастающий цифровой код с выходов счетчика СЧ2 преобразуется с помощью ЦАП в напряжение, которое подается на вход компаратора. На второй вход компаратора поступает измеряемое напряжение $U_{вх}$.

В момент равенства напряжений $U_{вх} = U_{ЦАП}$ компаратор выработывает сигнал сброса триггера. После этого счет импульсов прекращается и на выходе счетчика СТ2 фиксируется цифровой эквивалент входного напряжения. Время преобразования $t_{пр}$ зависит от значения напряжения $U_{вх}$. Временные диаграммы работы АЦП последовательного типа с использованием ЦАП приведены на рис. 9.11.




Рис. 9.11. Временные диаграммы работы АЦП последовательного типа

АЦП последовательного типа с двойным интегрированием. В АЦП последовательного типа с двойным интегрированием преобразование информации реализуется за два такта. Схема АЦП данного типа приведена на рис. 9.12.

В первом такте сигнал «Пуск» переключает RS-триггеры Т1 и Т3 в состояние «1». Входное напряжение минус $U_{он}$ через ключ П1, управляемый выходом Q_1 , поступает на интегратор. Импульсы от генератора G через схему «2И» подаются на схему суммирования счетчика СТ2. В определенный момент времени счетчик выдает импульс переполнения, сбрасывающий триггер Т1 и устанавливающий в состояние «1» Триггер Т2. На этом первый этап интегрирования заканчивается.

На втором такте на интегратор поступает опорное напряжение $U_{он}$ через ключ П2, управляемый выходом Q_2 . Счетчик вновь заполняется импульсами от генератора, а напряжение на выходе интегратора постепенно уменьшается. В момент времени, когда напряжение на выходе интегратора равно нулю, компаратор обнуляет триггеры Т2 и Т3, прохождение импульсов на вход счетчика блокируется и на его выходах фиксируется цифровой код




Рис. 9.12. АЦП последовательного типа с двойным интегрированием

N , пропорциональный входному напряжению. Временная диаграмма работы интегратора приведена на рис. 9.13.

Для интегратора приросты напряжений на первом и втором тактах равны:

$$U_{\text{вх}}(t_2 - t_1) = U_{\text{оп}}(t_3 - t_2). \quad (9.1)$$

Так как $t_2 - t_1 = T_0 2^n$ и $t_3 - t_2 = NT_0$, где T_0 — период следования импульсов генератора, то получим




Рис. 9.13. Временная диаграмма работы интегратора

$$U_{\text{вх}} = \frac{U_{\text{оп}}}{2^n} N. \quad (9.2)$$

9.2.2. АЦП с поразрядным кодированием

В схеме АЦП с поразрядным кодированием (последовательного двоичного приближения) входное напряжение $U_{\text{вх}}$ сравнивается скачкообразно с выходным напряжением $U_{\text{ЦАП}}$ по определенной программе. Схема АЦП с поразрядным кодированием приведена на рис. 9.14.

Сигнал «Пуск» включает генератор периодических импульсов G и одновременно записывает единицу в старший разряд сдвигового регистра поразрядного приближения $R_г.ПП$, а остальные разряды обнуляет. В первом такте с помощью компаратора




Рис. 9.14. АЦП с поразрядным кодированием

сравниваются входное напряжение $U_{вх}$ и напряжение с выхода ЦАП, соответствующее значению старшего разряда Рг.ПП. Алгоритм работы АЦП данного типа: если $U_{ЦАП} > U_{вх}$, то в следующем такте исходная единица исключается, а вместо нее в Рг.ПП добавляется следующая единица из соседнего разряда. Если же $U_{ЦАП} < U_{вх}$, то единица в старшем разряде сохраняется и к ней прибавляется единица из соседнего разряда и т. д.

Преобразование заканчивается за время $t_{пр} = n_0 T_0 + 1$, где n_0 — разрядность Рг.ПП, а T_0 — период следования тактирующих импульсов. Временные диаграммы АЦП с поразрядным кодированием при $U_{вх} = 5$ В и $n_0 = 4$ приведены на рис. 9.15.




Рис. 9.15. Временные диаграммы работы АЦП с поразрядным кодированием

9.2.3. АЦП параллельного типа

Принцип работы АЦП параллельного типа основан на одновременном сравнении входного сигнала с $2^n - 1$ эталонами напряжений, где n — разрядность выходного кода. Сравнение осуществляется с помощью компараторов, результат сравнения запоминается в регистре и в дальнейшем шифруется в n -разрядный




Рис. 9.16. АЦП параллельного типа

двоичный выходной код. Схема АЦП параллельного типа приведена на рис. 9.16.

В данном АЦП опорные напряжения формируются с помощью резистивного делителя, причем каждое опорное напряжение $U_{оп}$ подается вместе с входным напряжением $U_{вх}$ на входы соответствующих компараторов K . Срабатывают только те компараторы, в которых $U_{вх} > U_{оп}$. Результат сравнения через фиксирующие триггеры T подается на шифратор, который преобразует его в выходной n -разрядный двоичный код. Аналого-цифровые преобразователи параллельного типа являются наиболее быстродействующими, поскольку преобразование осуществляется за одну операцию сравнения. К недостаткам таких АЦП относится большое число источников опорного напряжения и соответствующих им компараторов.

9.2.4. АЦП параллельно-последовательного типа

Параллельно-последовательные АЦП имеют повышенную разрядность, высокое быстродействие и приемлемую сложность. Схема АЦП параллельно-последовательного типа приведена на рис. 9.17.

В таких комбинированных преобразователях информации несколько малоразрядных АЦП параллельного типа соединяются последовательно между собой. Входной аналоговый сигнал подается на первый АЦП1, на выходе которого формируются старшие разряды $N_{ст}$ выходного кода. Эти разряды подклю-




Рис. 9.17. АЦП параллельно-последовательного типа

ются также на вход ЦАП. Выходной сигнал с ЦАП сравнивается в усилителе разрядности УР с входным сигналом. Усиленная разность этих сигналов подается на вход другого АЦП (АЦП2), который преобразует ее в выходной код $N_{мл}$ младших разрядов.

9.3. Реализация практических схем АЦП и ЦАП

Пакет Micro-Cap имеет в базе своих элементов уже готовые модели АЦП с разрядностью 4, 8, 12 и 16 битов. Они расположены в разделе «Digital Primitives → AtoD Converters» («Цифровые элементы → АЦП»). Пример на основе четырехразрядной модели АЦП AtoD4 приведен на рис. 9.18.




Рис. 9.18. Схема четырехразрядной модели АЦП в Micro-Cap

В приведенном примере к входу АЦП подключены источник тактовых импульсов X1 и источник аналогового сигнала V2. В качестве первого выступает элемент «DClock», который может

быть найден в разделе «Digital Primitives → Stimulus Generators» («Цифровые элементы → Стимулирующие воздействия»). В роли второго выступает генератор «Pulse Source» из раздела «Analog Primitives → Waveform Sources» («Аналоговые элементы → Источники колебательного сигнала»). Питание осуществляется с помощью батареи V1. Выходной сигнал в цифровой форме снимается с клемм В0–В3, которые соответствуют разрядам от самого младшего к самому старшему.

Применяя встроенную модель ЦАП, можно собрать схему преобразования вида «аналоговый сигнал → АЦП → ЦАП → аналоговый сигнал». Это поможет наглядно увидеть разницу между исходным и выходным аналоговыми сигналами. Пример такой схемы приведен на рис. 9.19.




Рис. 9.19. Совмещенная схема АЦП и ЦАП в Micro-Cap

9.4. Порядок выполнения

1. Соберите схему в соответствии с рис. 9.10.

1.1. В качестве источника питания V1 используется батарея «Battery» с напряжением 15 В.

1.2. Для источника тактовых импульсов X1 задается ширина низкого «Zerowidth» и высокого «Onewidth» логических уровней, равных 250 нс (250N).

1.3. Для источника аналогового сигнала V2 выбирается модель треугольного сигнала TRIANGLE, а затем задаются следующие параметры: P2 = P3 = 5μ, P4 = P5 = 10μ, VONE = 15.




Рис. 9.20. Параметры АЦП

1.4. Параметры АЦП устанавливаются в соответствии с рис. 9.20.

1.5. Для установки меток узлов следует переключиться из режима выбора «Select Mode»  в текстовый режим «Text Mode»  (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст названия узла в поле ввода, переключиться в исходный режим «Select Mode»  (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме.

2. Проведите анализ.

2.1. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

2.2. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 9.21.

2.3. Нажмите кнопку «Run» для запуска.

2.4. В открывшейся вкладке вы увидите графики напряжений и цифровых сигналов.




Рис. 9.21. Окно «Transient Analysis Limits»

2.5. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «Transient → Exit Analysis» (F3).

3. Зарисуйте графики напряжений и цифровых сигналов.

4. Уменьшите амплитуду треугольного сигнала до 6,5 В ($V_{ONE} = 6.5$) и повторите пп. 2, 3.

5. Повторите пп. 1–4 для схемы на рис. 9.11.

5.1. Параметры ЦАП устанавливаются в соответствии с рис. 9.22.

5.2. В окне задания параметров анализа переходных процессов следует добавить вывод напряжения с выхода ЦАП «v(Out)».

6. Повторите пп. 1–4, изменив параметры источника тактовых импульсов на следующие: «Zerowidth» = «Onewidth» = 50N.

7. Повторите пп. 1–6, используя в качестве источника аналогового сигнала синусоидальный сигнал, созданный с помощью элемента «Voltage Source» с выбранной вкладкой «Sin» с начальным напряжением смещения 7,5 В ($V_O = 7.5$), амплитудой 7,5 В ($V_A = 7.5$) и частотой 0,1 МГц ($F_0 = 0.1\text{MEG}$). Неуказанные параметры равны нулю.

8. Повторите п. 7 с использованием частоты 1 МГц.

9. Проанализируйте полученные результаты и сделайте выводы.

10. Составьте отчет по следующим пунктам:

а) титульный лист по ГОСТ;




Рис. 9.22. Параметры ЦАП

- б) цель работы, схемы исследуемых АЦП, основные соотношения для их расчета;
- в) экспериментальные данные;
- г) графики зависимостей $U_{\text{вых}} = f(N)$;
- д) проверка результатов проведенных исследований;
- е) выводы по результатам проведенных исследований.

Контрольные вопросы

1. Определение и назначение АЦП.
2. Области применения АЦП.
3. Принцип преобразования аналогового сигнала в цифровой код.
4. Основные параметры и характеристики АЦП.
5. Принцип работы АЦП с двойным интегрированием.
6. Алгоритм работы АЦП с поразрядным кодированием.
7. Алгоритм работы АЦП параллельного типа.
8. Алгоритм работы АЦП параллельно-последовательного типа.

10 ПРОЕКТИРОВАНИЕ И РАСЧЕТ ЦИФРОАНАЛОГОВЫХ ПРЕОБРАЗОВАТЕЛЕЙ

Целью главы является изучение методов схемотехнического построения, особенностей проектирования, расчета и экспериментального исследования цифроаналоговых преобразователей (ЦАП) в ППП Micro-Cap.

10.1. Определение и параметры ЦАП

Цифроаналоговым преобразователем называется электронное устройство, предназначенное для преобразования цифровой информации (совокупности сигналов), представляющей собой некоторый дискретный код N , в однозначно связанную с ним аналоговую величину (форму) в виде напряжения (или тока). ЦАП используют в системах управления технологическими процессами, преобразователях сигналов, в аналоговых микропроцессорах, в дисплеях, графопостроителях, робототехнике и т. д.

Современные цифроаналоговые преобразователи выполняют преобразование входного параллельного n -разрядного двоичного кода

$$N = a_0 2^0 + a_1 2^1 + \dots + a_i 2^i + \dots + a_{n-1} 2^{n-1} = \sum_{i=0}^{n-1} a_i 2^i, \quad (10.1)$$

где a_i — коэффициенты двоичного числа; a_{n-1} — старший разряд; a_0 — младший, в аналоговую величину, как правило, в напряжение $U_{\text{вых}}$. Каждый i -й разряд двоичного числа управляет аналоговым ключом K_i , который подключает резистор R_i к ИОН, когда $a_i = 1$, или к шине «земля», когда $a_i = 0$.

Используя выражение (10.1), сначала получают ток I_N , пропорциональный значению числа N , а затем преобразуют его в выходное напряжение. Значение тока I_N определяется суммой эталонных токов I_i , создаваемых для каждого разряда числа:

$$I_N = a_0 I_0 + a_1 I_1 + \dots + a_i I_i + \dots + a_{n-1} I_{n-1} = \sum_{i=0}^{n-1} a_i I^i = \frac{U_{\text{оп}}}{2^{n-1} R} N, \quad (10.2)$$

причем суммируются токи только тех разрядов, для которых $a_i = 1$. Значения эталонов тока I_i пропорциональны весу позиции двоичного числа и уменьшаются в два раза при переходе от старшего i -го разряда к соседнему младшему с номером $i + 1$.

Полную информацию о функционировании и параметрах ЦАП показывает его характеристика преобразования, т. е. зависимость $U_{\text{вых}} = f(N)$, приведенная на рис. 10.1 для 4-разрядного ЦАП. Выходная аналоговая величина $U_{\text{вых}}$ формируется в ЦАП путем набора и суммирования эталонов тока или напряжения, моделируемых резистивными матрицами.




Рис. 10.1. Характеристика преобразования ЦАП

Основными параметрами ЦАП являются следующие: число разрядов входного цифрового кода, разрешающая способность, погрешности преобразования, диапазон выходных сигналов, динамические параметры.

Число разрядов n входного кода для различных типов ЦАП составляет от восьми до восемнадцати. Число разрядов определяет максимальное количество кодовых комбинаций на входе ЦАП, равное 2^n .

Диапазон изменения выходного напряжения (без учета знака) определяется по следующему выражению:

$$U_{\text{вых}} = -I_N R_{\text{ос}} = -\frac{U_{\text{оп}} R_{\text{ос}}}{2^{n-1} R} \sum_{i=0}^{n-1} a_i 2^i = -\frac{U_{\text{оп}} R_{\text{ос}}}{2^{n-1} R} N, \quad (10.3)$$

где $R_{\text{ос}}$ — сопротивление в цепи обратной связи усилителя, $U_{\text{оп}}$ — стабилизированный источник опорного напряжения.

Разрешающая способность h ЦАП характеризуется минимальным квантом выходного напряжения, который соответствует изменению входного кода на единицу младшего разряда:

$$h = \text{ЭМР} = \frac{U_{\text{оп}}}{2^n}. \quad (10.4)$$

Абсолютная погрешность преобразования δ_A — отклонение выходного напряжения от расчетного в конечной точке характеристики преобразования. Типичная погрешность ЦАП не превышает $\pm 1/2$ младшего разряда.

Нелинейность δ_R — максимальное отклонение реальной характеристики преобразования от теоретической (прямой линии, соединяющей точки нуля и минимального выходного сигнала).

Дифференциальная нелинейность δ_D — максимальное отклонение разницы двух аналоговых сигналов соседних кодов от значения младшего разряда.

Время установления $t_{\text{уст}}$ — интервал времени от подачи входного кода до момента достижения выходным сигналом установившегося значения с заданной погрешностью (обычно $\pm 1/2$ младшего разряда). Это время определяет общее быстродействие ЦАП.

В зависимости от значений параметров выделяют быстродействующие ($t_{\text{уст}} \leq 100$ нс) и прецизионные ЦАП ($\delta_D < 0,1$ %).

Цифроаналоговые преобразователи различаются структурой резистивной матрицы (взвешенные резисторы или $R - 2R$), элементной базой, функциональной полнотой, согласующими устройствами, числом источников питания и т. п.

Реализуется ЦАП в виде гибридных и полупроводниковых микросхем. Большинство ЦАП — полупроводниковые, функционально законченные устройства. Ряд ЦАП использует внешние источники опорного напряжения и выходные операционные усилители.

Питание ЦАП может осуществляться от одного или от нескольких источников, что определяется элементной базой. Пер-

спективами развития ЦАП являются повышение их быстродействия и точности, удобство согласования с микропроцессорами, снижение потребляемой мощности.

Ввод информации в ЦАП осуществляется в основном в параллельном коде. В ЦАП используют три основных двоичных кода: прямой, смещенный и дополнительный (рис. 10.2). Прямой код удобен при преобразовании сигналов следящих систем, так как при переходе через нуль не меняются старшие разряды кода, что позволяет реализовать линейный переход от малых положительных к малым отрицательным выходным напряжениям. Для преобразования положительных и отрицательных кодов используют знаковый разряд, который управляет переключением выходного напряжения ЦАП (рис. 10.2,а).




Рис. 10.2. Выходные напряжения ЦАП: а — для прямого кода; б — для смещенного кода; в — для дополнительного кода

Для исключения из схемы ЦАП коммутирующих элементов используют смещенный код, который является наиболее простым (рис. 10.2,б). В дополнительном коде (рис. 10.2,в) положительные числа преобразуются так же, как и в прямом коде, а отрицательные — двоичным дополнением соответствующего положительного числа (инверсия всех разрядов с последующим добавлением единицы в младший разряд).

10.1.1. ЦАП с использованием взвешенных резисторов

Схема ЦАП с использованием взвешенных резисторов приведена на рис. 10.3.

Основные элементы схемы:

- матрица с резисторами;
- аналоговые ключи;
- ИОН;




Рис. 10.3. ЦАП с использованием взвешенных резисторов

- сумматор тока или выходной усилитель;
- входной регистр (регистр хранения).

Схема ЦАП работает следующим образом.

На вход ЦАП и регистра хранения подается двоичное число $N_{\text{вх}}$, состоящее из n разрядов:

$$N_{\text{вх}} = a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + \dots + a_1 \cdot 2 + a_0 = \sum_{i=0}^{n-1} a_i \cdot 2^i, \quad (10.6)$$

где $a_{n-1}, a_{n-2}, \dots, a_0$ — коэффициенты двоичного числа: a_{n-1} — старший; a_0 — младший.

Каждый i -й разряд двоичного числа управляет аналоговым ключом K_i , который подключает резистор R_i к ИОН, когда $a_i = 1$, или к шине «земля», когда $a_i = 0$.

Если через резисторы протекают токи:

$$I_{n-1} = \frac{U_{\text{оп}}}{R} = \frac{U_{\text{оп}} \cdot 2^{n-1}}{2^{n-1}R}, \text{ если } a_{n-1} = 1;$$

$$I_{n-2} = \frac{U_{\text{оп}}}{2R} = \frac{U_{\text{оп}} \cdot 2^{n-2}}{2^{n-1}R}, \text{ если } a_{n-2} = 1;$$

$$I_{n-3} = \frac{U_{\text{оп}}}{2^2R} = \frac{U_{\text{оп}} \cdot 2^{n-3}}{2^{n-1}R}, \text{ если } a_{n-3} = 1;$$

.....

$$I_0 = \frac{U_{\text{оп}}}{2^{n-1}R} = \frac{U_{\text{оп}} \cdot 2^0}{2^{n-1}R}, \text{ если } a_0 = 1,$$

то суммарный ток на входе ОУ, определяемый $N_{\text{вх}}$, будет равен:

$$\begin{aligned} I_{\text{вх}} &= a_{n-1} I_{n-1} + a_{n-2} I_{n-2} + \dots + a_1 I_1 + a_0 I_0 = \\ &= a_{n-1} \frac{U_{\text{оп}} \cdot 2^{n-1}}{2^{n-1} R} + a_{n-2} \frac{U_{\text{оп}} \cdot 2^{n-2}}{2^{n-1} R} + \dots + a_0 \frac{U_{\text{оп}} \cdot 2^0}{2^{n-1} R} = \\ &= \frac{U_{\text{оп}}}{2^{n-1} R} (a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + \dots + a_0) = \frac{U_{\text{оп}}}{2^{n-1} R} \sum_{i=0}^{n-1} a_i \cdot 2^i = \\ &\quad \underbrace{\hspace{10em}}_{N_{\text{вх}}} \\ &= \frac{U_{\text{оп}}}{2^{n-1} R} N_{\text{вх}}; \end{aligned}$$

$$U_{\text{в вых}} = U_{\text{ЦАП}} = -I_{\text{вх}} R_{\text{ос}} = -\frac{R_{\text{ос}} U_{\text{оп}}}{2^{n-1} R} \sum_{i=0}^{n-1} a_i \cdot 2^i.$$

Пусть $R_{\text{ос}} = R/2$, тогда:

$$\begin{aligned} U_{\text{вых}} &= -\frac{U_{\text{оп}}}{2^n} \sum_{i=0}^{n-1} a_i \cdot 2^i = -\frac{U_{\text{оп}}}{2^n} N_{\text{вх}} = U_{\text{ЦАП}}; \\ \frac{U_{\text{оп}}}{2^n} &= \text{const} = h = \text{ЕМР}_{\text{ЦАП}} = K. \end{aligned}$$

Таким образом, выходное напряжение ЦАП определяется двоичным числом $N_{\text{вх}}$.

Величина $U_{\text{оп}}/2^n = h$ — цена деления шкалы, или ЕМР, определяет методическую погрешность ЦАП.

Недостатки: большая погрешность ЦАП. Причина: АК имеют конечные сопротивления $R_{\text{АК}}$, поэтому резистор $R \gg R_{\text{АК}}$, а все остальные резисторы возрастают в 2^i раз.


Пример. При $R_{\text{АК}} = 100$ Ом получаем $R = 10$ кОм; Если $n = 12$ разрядов, тогда в $n - 1$ разряде $R^* = 2^{n-1} R = 2048 \times 10$ кОм = 20,48 МОм. Такой диапазон резисторов от 10 кОм до 20 МОм трудно реализовать с требуемой точностью, поэтому применяют ЦАП с матрицей $R-2R$.

10.1.2. ЦАП с матрицей $R-2R$


Схема ЦАП с матрицей $R - 2R$ приведена на рис. 10.3.

При использовании цепочки резисторов $R-2R$ вклад каждого разряда в выходной сигнал пропорционален его двоичному весу.

Цепочка резисторов $R-2R$ является линейной цепью, поэтому ее работу можно проанализировать методом суперпозиции, т. е. вклад в выходное напряжение каждого разряда рассчитываем независимо от других разрядов.


 Рис. 10.4. ЦАП с матрицей $R-2R$

Пусть $a_{n-1} = 1$, все остальные равны 0 (рис. 10.5). В этом случае $U_{\text{ВЫХ}} = -I_{\text{ВХ}} \cdot 3R$; Определим входной ток $I_{\text{ВХ}}$. Для этого необходимо найти величину R_x .


 Рис. 10.5. Вклад a_{n-1} -го разряда в выходной сигнал

На рис. 10.6 приведена схема преобразования цепочки резисторов $R-2R$. Из схемы видно, что сопротивление $R_x = 2R$.

Определим значение входного тока $I_{\text{ВХ} n-1}$ с учетом вклада старшего разряда a_{n-1} в выходной сигнал ЦАП (рис. 10.7):

$$I_{n-1} = \frac{U_{\text{оп}}}{2R + R} = \frac{U_{\text{оп}}}{3R}; \quad I_{\text{ВХ} n-1} = \frac{U_{\text{оп}}}{6R}.$$

Вклад старшего a_{n-1} -го разряда в выходной сигнал ЦАП

$$U_{\text{ВЫХ} n-1} = -I_{\text{ВХ} n-1} \cdot 3R = -\frac{U_{\text{оп}}}{6R} \cdot 3R = -\frac{U_{\text{оп}}}{2}.$$




Рис. 10.6. Схема преобразования цепочки резисторов R - $2R$




Рис. 10.7. Схема преобразования цепочки резисторов R - $2R$ с учетом вклада a_{n-1} разряда в выходной сигнал ЦАП




Рис. 10.8. Вклад a_{n-2} -го разряда в выходной сигнал

Пусть $a_{n-2} = 1$, все остальные равны 0 (рис. 10.8).

Схема преобразования цепочки резисторов R - $2R$ с учетом вклада a_{n-2} -го разряда в выходной сигнал ЦАП приведена на рис. 10.9.




Рис. 10.9. Схема преобразования цепочки резисторов R - $2R$ с учетом вклада a_{n-2} -го разряда в выходной сигнал ЦАП

Определим значение входного тока $I_{\text{вх}n-2}$ с учетом вклада a_{n-2} разряда в выходной сигнал ЦАП:

$$I_{n-2} = \frac{U_{\text{оп}}}{2R + R} = \frac{U_{\text{оп}}}{3R}; \quad I'_{n-2} = \frac{I'_{n-2}}{2} = \frac{U_{\text{оп}}}{6R};$$

$$I_{\text{вх}n-2} = \frac{I'_{n-2}}{2} = \frac{U_{\text{оп}}}{12R};$$

Вклад $(n-2)$ -го разряда в выходной сигнал ЦАП с матрицей $R-2R$

$$U_{\text{вых}n-2} = -I_{\text{вх}n-2} \cdot 3R = -\frac{U_{\text{оп}}}{12R} \cdot 3R = -\frac{U_{\text{оп}}}{4}.$$

По аналогии можно рассчитать выходные напряжения с учетом вклада следующих разрядов в выходной сигнал ЦАП:

$$U_{\text{вых}n-3} = -\frac{U_{\text{оп}}}{8}; \quad U_{\text{вых}n-4} = -\frac{U_{\text{оп}}}{13}; \quad \dots \quad U_{\text{вых}0} = -\frac{U_{\text{оп}}}{2^0}.$$

Тогда итоговый выходной сигнал ЦАП с учетом вклада всех разрядов можно определить по следующему выражению:

$$U_{\text{вых}} = -\left(a_{n-1} \frac{U_{\text{оп}}}{2} + a_{n-2} \frac{U_{\text{оп}}}{2^2} + \dots + a_0 \frac{U_{\text{оп}}}{2^n}\right) =$$

$$= -\frac{U_{\text{оп}}}{2^n} \underbrace{(a_{n-1} \cdot 2^{n-1} + a_{n-2} \cdot 2^{n-2} + \dots + a_0)}_{N_{\text{вх}}} = \frac{U_{\text{оп}}}{2^{n-1}R} \sum_{i=0}^{n-1} a_i \cdot 2^i =$$

$$= \frac{U_{\text{оп}}}{2^n} \sum_{i=0}^{n-1} a_i \cdot 2^i = -\frac{U_{\text{оп}}}{2^n} N_{\text{вх}} = h N_{\text{вх}}; \quad -\frac{U_{\text{оп}}}{2^n} = h = \text{ЕМР}.$$

10.2. Практические схемы ЦАП

Наиболее распространенными структурами являются ЦАП с двоично-взвешенными резисторами и ЦАП с матрицей $R-2R$.

Обе структуры ЦАП включают: резистивную или транзисторную матрицу для формирования эталонных токов; ключи для коммутации эталонных токов согласно входному коду к общей точке суммирования; операционный усилитель (ОУ) для преобразования тока I_N в выходное напряжение; вспомогательные схемы для согласования с входными уровнями сигналов; стабилизированный источник опорного напряжения $U_{\text{оп}}$.

Резистивные матрицы строят или из набора двоично-взвешенных по номиналам резисторов или в виде лестничной (многозвенной) цепочки резисторов лишь двух номиналов $R-2R$. Схема ЦАП с резистивной матрицей на основе двоично-взвешенных




Рис. 10.10. Схема ЦАП с двоично-взвешенными резисторами

сопротивлений вида $R-2R-\dots-2^{n-1}R$ приведена на рис. 10.10. В этой схеме сопротивление резисторов матрицы удваивается при переходе от старшего разряда к младшему, а эталонные токи уменьшаются в два раза. Например, если для первого, самого старшего разряда принимают значение тока $I_8 = 1$ мА, то для второго разряда $I_7 = 0,5$ мА, для третьего $I_6 = 0,25$ мА и т. д.

Ключи $K_1 \dots K_n$ коммутационной матрицы управляются уровнями напряжений, отображающими биты 0 и 1 соответствующих разрядов входного кода. Источник опорного напряжения $U_{оп}$ чаще всего бывает внешним, однако в некоторых случаях его встраивают в микросхему ЦАП. На входе ОУ всегда имеется практически нулевой потенциал, поэтому суммирование разрядных токов определяется следующим соотношением:

$$I_N = a_{n-1} \frac{U_{оп} 2^{n-1}}{2^{n-1}R} + a_{n-2} \frac{U_{оп} 2^{n-2}}{2^{n-1}R} + \dots + a_0 \frac{U_{оп} 2^0}{2^{n-1}R}, \quad (10.5)$$

или

$$I_N = \frac{U_{оп}}{2^{n-1}R} (a_{n-1} 2^{n-1} + a_{n-2} 2^{n-2} + \dots + a_0 2^0) = \frac{U_{оп}}{2^{n-1}R} N. \quad (10.6)$$

Напряжение на выходе ЦАП определяется по следующему

выражению:

$$U_{\text{вых}} = -I_N R_{\text{ос}} = -\frac{U_{\text{оп}} R_{\text{ос}}}{2^{n-1} R} N, \quad (10.7)$$

где $R_{\text{ос}}$ — сопротивление в цепи обратной связи усилителя.

Так как сопротивление $R_{\text{ос}} = R/2$, то выражение (10.7) можно представить в виде

$$U_{\text{вых}} = -\frac{U_{\text{оп}}}{2^n} N. \quad (10.8)$$

Основным недостатком данной структуры ЦАП является огромный диапазон сопротивлений матрицы, особенно при большой разрядности входного кода. В ЦАП с матрицей $R-2R$ этот недостаток устранен. Схема ЦАП на основе лестничной матрицы $R-2R$ приведена на рис. 10.11.




Рис. 10.11. Схема ЦАП с матрицей $R-2R$

В данной схеме используются резисторы только двух номиналов, с помощью которых реализуются выражения (10.7) и (10.8), т.е. при переходе от старшего разряда к младшему эталонный ток уменьшается в два раза.

При работе ЦАП с матрицей $R-2R$ сначала учитывают вклад старшего разряда при включенном ключе K_n (рис. 10.12). В результате заземленное сопротивление $2R$ является результатом свертки разрядных резисторов младших разрядов матрицы. Так как в точке суммирования ОУ потенциал приблизительно равен нулю (виртуальная «земля»), то ток разряда I_{n-1} и выходное напряжение ЦАП $U_{\text{вых } n-1}$ равны:

$$I_{n-1} = \frac{U_{\text{оп}}}{6R}; \quad U_{\text{вых } n-1} = -I_{n-1} R_{\text{ос}} = -I_{n-1} \cdot 3R = -\frac{U_{\text{оп}}}{2}. \quad (10.9)$$

При включении только ключа K_{n-1} следующего разряда (рис. 10.13) вклад $(n-2)$ -го разряда в величину тока I_{n-2} со-




Рис. 10.12. Расчет ЦАП с матрицей $R-2R$ при включенном ключе K_n




Рис. 10.13. Расчет ЦАП с матрицей $R-2R$ при включенном ключе K_{n-1}

ставит

$$I_{n-2} = \frac{U_{оп}}{12R}, \quad (10.10)$$

что соответствует величине

$$U_{вых\ n-2} = -I_{n-2} \cdot 3R = -\frac{U_{оп}}{12R} \cdot 3R = -\frac{U_{оп}}{4}. \quad (10.11)$$

Осуществляя аналогичные процессы включения разрядов ЦАП и вычисляя их вклад в выходное напряжение ЦАП путем свертки сопротивлений матрицы $R-2R$ от ее заземленного резистора $2R$ и от резистора $2R$, подключенного к инвертирующему входу ОУ, к узлу матрицы, соответствующему включенному ($a_i = 1$) разряду ЦАП, а затем производя суммирование на входе всех разрядных токов и преобразование их в выходное напряжение $U_{вых}$, можно окончательно получить функцию преобразования ЦАП:

$$U_{вых} = - \left(a_{n-1} \frac{U_{оп}}{2} + a_{n-2} \frac{U_{оп}}{4} + \dots + a_0 \frac{U_{оп}}{2^n} \right), \quad (10.12)$$

или

$$U_{вых} = -\frac{U_{оп}}{2^n} (a_{n-1}2^{n-1} + a_{n-2}2^{n-2} + \dots + a_02^0). \quad (10.13)$$

В итоге получим:

$$U_{вых} = -\frac{U_{оп}}{2^n} N. \quad (10.14)$$

Выражение (10.14) получено в предположении идеальности всех элементов схемы. Для быстродействующих ЦАП токовые ключи строят на диодах и биполярных транзисторах; для преобразователей среднего и низкого быстродействия используют ключи на КМОП-структурах.

10.3. Реализация практических схем ЦАП

Пакет Micro-Cap имеет в базе своих элементов уже готовые модели ЦАП с разрядностью 4, 8, 12 и 16 битов. Они расположены в разделе «Digital Primitives → DtoA Converters» («Цифровые элементы → ЦАП»). Пример на основе восьмиразрядной модели приведен на рис. 10.14.




Рис. 10.14. Схема ЦАП на основе встроенной модели в Micro-Cap

В качестве источника цифрового кода выступает элемент «Fixed Digital», который может быть найден в разделе «Digital Primitives → Stimulus Generators» («Цифровые элементы → Стимулирующие воздействия»). Параметром для источника выступают цифры 0 или 1, которые обозначают нулевой или единичный уровень цифрового сигнала соответственно.

10.4. Порядок выполнения

1. Соберите схему в соответствии с рис. 10.3.

1.1. В качестве операционного усилителя следует использовать элемент «Opamp» с моделью «LF411A».

1.2. Для установки узла вывода «Out» следует переключиться из режима выбора «Select Mode»  в текстовый режим «Text Mode»  (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст «Out» в поле ввода, переключиться в исходный режим «Select Mode»  (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме.

1.3. В качестве ключей следует использовать элемент «Animated SPDT Switch», который находится в разделе «Animation».

1.4. Установите напряжение батареи $U_{\text{он}}$ равным 15 В.

2. Установите переключатели К1–К8 в положения, соответствующие первой строке табл. 10.1.

3. Проведите анализ.

3.1. Запустите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

3.2. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 10.15.




Рис. 10.15. Окно «Transient Analysis Limits»

Таблица 10.1

| № | Входной код N | | | | | | | | $U_{\text{вых}}$ |
|----|-----------------|----|----|----|----|----|----|----|------------------|
| | K1 | K2 | K3 | K4 | K5 | K6 | K7 | K8 | |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |
| 2 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | |
| 3 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | |
| 4 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | |
| 5 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | |
| 6 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 1 | |
| 7 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | |
| 8 | 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | |
| 9 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | |
| 10 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | |

3.3. Нажмите кнопку «Run» для запуска.

3.4. В открывшейся вкладке вы увидите график зависимости напряжения выхода от времени.

3.5. Запишите напряжение $U_{\text{вых}}$ на выходе ЦАП в соответствующий столбец таблицы.

3.6. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «АС → Exit Analysis» (F3).

4. Повторите пп. 1–3 для оставшихся строк табл. 10.1.
5. Повторите пп. 1–3 для всех строк табл. 10.2.
6. Повторите пп. 1–5 для схемы на рис. 10.4.
7. Повторите пп. 1–6 с напряжением $U_{оп}$, равным 20 В.

Таблица 10.2

| № | Входной код N | | | | | | | | $U_{вых}$ |
|---|-----------------|----|----|----|----|----|----|----|-----------|
| | K1 | K2 | K3 | K4 | K5 | K6 | K7 | K8 | |
| 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | |
| 2 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | |
| 3 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | |
| 4 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | |
| 5 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | |
| 6 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | |
| 7 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | |
| 8 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | |




Рис. 10.16. Параметры модели ЦАП

8. Соберите схему в соответствии с рис. 10.7.

8.1. В качестве ЦАП используйте восьмиразрядную модель «DtoA8».

8.2. Установите параметры модели ЦАП в соответствии с рис. 10.16.

8.3. Установите напряжение батареи $U_{оп}$ равным 10 В.

9. Проведите действия, аналогичные пп. 1–7.

В качестве «ключей» выступает параметр «Value» источника «Fixed Digital».

10. Составьте отчет по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, схемы исследуемых ЦАП, основные соотношения для их расчета;
- в) экспериментальные данные;
- г) графики зависимостей $U_{вых} = f(N)$;
- д) проверка результатов проведенных исследований;
- е) выводы по результатам проведенных исследований.

Контрольные вопросы

1. Определение и назначение ЦАП.
2. Области применения ЦАП.
3. Принцип преобразования цифрового кода в напряжение.
4. Основные параметры ЦАП.
5. Алгоритм работы ЦАП с двоично-взвешенными резисторами.
6. Алгоритм работы ЦАП с матрицей $R-2R$.
7. Какую функцию в схемах ЦАП выполняет операционный усилитель?

11 МОДЕЛИРОВАНИЕ И АНАЛИЗ ТРИГГЕРОВ

Целью главы является изучение принципов функционирования и проектирования триггеров и их практических схем с помощью ППП Micro-Cap.

11.1. Условное обозначение и классификация триггеров

Триггер — логическое электронное устройство, способное длительное время оставаться в одном из двух возможных устойчивых состояний: «0» или «1». Триггеры составляют основу функциональных узлов последовательного типа. Основное назначение триггера — хранение двоичной информации.

На рис. 11.1 приведены условные обозначения триггеров на схемах.

Обозначения выводов триггеров на рис. 11.1 выглядят следующим образом:

- Q — прямой выход триггера;
- \bar{Q} — инверсный выход триггера;
- C — вход синхронизации;
- $X1, X2$ — информационные входы триггера;
- S (Set) — вход асинхронной установки триггера в состояние «1»;
- R (Reset) — вход асинхронной установки триггера в состояние «0».

По схемотехническому исполнению и назначению триггеры можно классифицировать по следующим основным группам.

По выполняемым функциям триггеры подразделяются:

- на RS -триггеры;




Рис. 11.1. Условные обозначения триггеров на схемах: а — одноклапный; б — двухклапный

- JK-триггеры;
- D-триггеры;
- T-триггеры.

По типу синхронизации триггеры подразделяются:

- на синхронные — в этом случае информация с входа заносится принудительно под воздействием синхронизирующего импульса;
- асинхронные — в этом случае информация с входа заносится в триггер без синхронизирующего импульса.

По числу ступеней запоминания триггеры подразделяются:

- на одноктактные (одноступенчатые);
- двухтактные (двухступенчатые).

По виду управления триггеры подразделяются:

- на триггеры со статическим управлением (потенциалом);
- триггеры с динамическим управлением.

11.2. Практические схемы триггеров

11.2.1. Практические схемы RS-триггера

RS-триггером называется логическое устройство с двумя устойчивыми состояниями, имеющее два информационных входа R и S такие, что при комбинации входных сигналов $S = 1$ и $R = 0$ триггер принимает состояние «1» ($Q = 1$), а при комбинации входных сигналов $S = 0$ и $R = 1$ триггер принимает состояние «0» ($Q = 0$).

Практические схемы одноктактного асинхронного RS-триггера. Данный триггер может быть реализован на логических элементах «Или-Не», «И-Не». Практические схемы одноктактного асинхронного RS-триггера приведены на рис. 11.2.

Закон функционирования одноктактного асинхронного RS-триггера с прямыми входами отображен в таблице переходов данного триггера (табл. 11.1).

Таблица 11.1

| R | S | Q_{t+1} | Примечание |
|-----|-----|-----------|------------------------|
| 0 | 0 | Q_t | Хранение |
| 0 | 1 | 1 | Установка в «1» |
| 1 | 0 | 0 | Установка в «0» |
| 1 | 1 | x | Запрещенная комбинация |




Рис. 11.2. Практические схемы одноклакового асинхронного RS -триггера: *а* — на элементах «Или-Не»; *б* — на элементах «И-Не»; *в* — на микросхеме RS -триггера из библиотеки Digital primitives

Установка триггера происходит высоким уровнем, т. е. уровнем логической «1». Табл. 11.1 соответствует следующее характеристическое уравнение:

$$Q_{t+1} = R_t \vee \overline{S_t} \vee Q_t. \quad (11.1)$$

Практические схемы синхронного RS -триггера. Практические схемы одноклакового синхронного RS -триггера приведены на рис. 11.3.




Рис. 11.3. Практические схемы одноклакового синхронного RS -триггера: *а* — на элементах «И-Не»; *б* — на микросхеме RS -триггера




Рис. 11.4. Практические схемы двухтактного синхронного RS -триггера: a — на элементах «И-Не»; b — на двух микросхемах RS -триггера

Практические схемы двухтактного синхронного RS -триггера приведены на рис. 11.4.

В отличие от асинхронного RS -триггера данный триггер на каждом информационном входе имеет дополнительные схемы совпадения, первые входы которых объединены и на них подаются синхронизирующие сигналы. Вторые входы схем сравнения являются информационными. Таким образом, наличие схем совпадения определяет то обстоятельство, что триггер будет срабатывать от сигналов R и S только при наличии синхронизирующего импульса. Характеристическое уравнение синхронного RS -триггера с прямыми входами можно представить в следующем виде:

$$Q_{t+1} = C_t S_t \vee \overline{C_t R_t} Q_t. \quad (11.2)$$

По выражению (11.2) можно составить таблицу переходов данного триггера (табл. 11.2).

Устойчивая работа однотактных RS -триггеров в произвольной схеме возможна только в случае, если занесение в триггер информации выполняется после завершения передачи информации о прежнем его состоянии в другой триггер. Это можно обеспечить при использовании двух серий синхроимпульсов, находящихся в противофазе. Для этого при построении схемы используют два однотактных RS -триггера и дополнительный инвертор в цепи синхронизации.

Таблица 11.2

| t | | | $t + 1$ |
|-----|-----|-----|-----------|
| C | S | R | Q_{t+1} |
| 0 | 0 | 0 | Q_t |
| 0 | 0 | 1 | Q_t |
| 0 | 1 | 0 | Q_t |
| 0 | 1 | 1 | Q_t |
| 1 | 0 | 0 | Q_t |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |
| 1 | 1 | 1 | x |

11.2.2. Практические схемы D-триггера

D-триггер предназначен для хранения цифровой информации, а также реализует функцию временной задержки входного сигнала. Следует отметить, что асинхронный D-триггер не нашел практического применения, так как его выходной сигнал повторяет его входной сигнал. Данный триггер в отличие от RS-триггера имеет только два режима:

- установка триггера в логическую «1»;
- установка триггера в логический «0».



Наибольшее применение из D-триггеров нашли практические схемы синхронного D-триггера. Характеристическое уравнение синхронного триггера можно представить в следующем виде:

$$Q_{t+1} = \overline{C_t} \overline{Q_t} \vee C_t D_t. \quad (11.3)$$

Из выражения (11.3) видно, что при наличии синхронизирующего сигнала ($C = 1$) триггер переходит в состояние $Q_{t+1} = D_t$, а при отсутствии тактирующего сигнала ($C = 0$) триггер сохраняет предыдущее состояние.

Однотактный D-триггер. Данный D-триггер задерживает распространение входного сигнала на время, достигающее величины паузы между синхросигналами. Практическая схема синхронного однотактного D-триггера приведена на рис. 11.5.

Синхронный двухтактный D-триггер. Данный D-триггер задерживает распространение входного сигнала на время, достигающее величины периода синхронизируемых импульсов. Практическая схема синхронного двухтактного D-триггера приведена на рис. 11.6.

Рис. 11.5. Практическая схема синхронного одноклакового D -триггераРис. 11.6. Практическая схема синхронного двухклакового D -триггера

11.2.3. Практические схемы JK -триггера

JK -триггером называется логическое устройство с двумя устойчивыми состояниями и двумя информационными входами J и K , которое при комбинации входных сигналов $J = 1$ и $K = 1$ осуществляет инверсию предыдущего состояния ($Q_{t+1} = \overline{Q_t}$), а в остальных случаях функционирует в соответствии с таблицей истинности синхронного RS -триггера, при этом вход J эквивалентен входу S , а вход K — входу R .

Таблица 11.3

| t | $t+1$ | Примечание | |
|-----|-------|------------------|-----------------|
| J | K | | Q_{t+1} |
| 0 | 0 | Q_t | Хранение |
| 0 | 1 | 0 | Установка в «0» |
| 1 | 0 | 1 | Установка в «1» |
| 1 | 1 | $\overline{Q_t}$ | Инверсия |

Характеристическое уравнение JK -триггера можно записать в следующем виде:

$$Q_{t+1} = K_t Q_t \vee J_t \overline{Q_t}. \quad (11.4)$$

Минимизирующая таблица переходов JK -триггера приведена в табл. 11.3.

Из табл. 11.3 можно сделать следующие выводы:

- все комбинации на входах J и K разрешены и приводят к различным состояниям, т.е. отсутствует запрещенное состояние в отличие от RS -триггера;
- равенство $Q_{t+1} = \overline{Q_t}$ означает, что состояние триггера при поступлении очередного тактового импульса меняется на противоположное;

- вход J — вход установки триггера в состояние «1», вход K — вход установки триггера в состояние «0».

JK -триггер является самым универсальным триггером. Данный триггер удобен тем, что на его основе при различных вариантах подключения входов можно получить схемы, работающие как RS -триггер, D -триггер и T -триггер.

11.2.4. Практические схемы Т-триггера

T -триггером, или триггером со счетным входом, называют логическое устройство с двумя устойчивыми состояниями и одним входом T , изменяющее свое состояние на противоположное при поступлении на вход T управляющего или счетного сигнала.

Функционирование T -триггера описывается следующим характеристическим уравнением:

$$Q_{t+1} = Q_t \bar{T}_t \vee Q_t T_t. \quad (11.5)$$

По выражению (11.5) можно составить таблицу переходов (табл. 11.4), из которой видно, что при поступлении сигнала на вход T триггер меняет свое состояние на противоположное.

Таблица 11.4

| t | $t + 1$ |
|-----|-------------|
| T | Q_{t+1} |
| 1 | \bar{Q}_t |
| 0 | Q_t |

T -триггер можно использовать как делитель частоты: $f_{\text{вых}} = f_{\text{вх}}/2$.

Асинхронный Т-триггер. Практическая схема асинхронного T -триггера на основе двухтактного RS -триггера приведена на рис. 11.7.

Работа данной схемы состоит в следующем: при подаче на вход сигнала $T = 1$ происходит запись информации в первую ступень триггера (состояние, противоположное ранее хранимо-




Рис. 11.7. Практическая схема асинхронного Т-триггера

му). Так как триггер двухступенчатый, то и сигнал на выходе изменится только при завершении сигнала $T = 1$, т.е. при переходе сигнала T из состояния логической «1» в состояние логического «0».

Синхронный T-триггер. Практическая схема синхронного T-триггера на основе двухтактного RS-триггера приведена на рис. 11.8.




Рис. 11.8. Практическая схема синхронного T-триггера

Работа данной схемы состоит в следующем: запись информации в первую ступень триггера происходит при сигнале $C = 1$, а смена состояния триггера, т.е. запись во вторую ступень, — при переходе сигнала синхронизации с $C = 1$ в $C = 0$. При входном сигнале $T = 1$ состояние триггера меняется на противоположное, а при сигнале $T = 0$ — не изменяется.

11.3. Порядок выполнения

1. Соберите схемы в соответствии с рис. 11.2.

1.1. В качестве источника импульсного сигнала выберите соответствующий элемент из табл. 11.5.

1.2. Для установки узла ввода «In» и вывода «Out» следует переключиться из режима выбора «Select Mode»  в текстовый режим «Text Mode» **T** (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст-название узла в поле ввода, переключиться в исходный режим «Select Mode»  (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме. Для того чтобы проставить номера узлов в схеме, нажмите на пиктограмму .

Таблица 11.5

Параметры программируемых источников тока (Digital Stimulus)

| Название схемы | Свойства моделей источников импульсного сигнала | | |
|--|---|--|---|
| Однотактный асинхронный <i>RS</i> -триггер | <pre>.DEFINE Set +0uS 0 +LABEL=ST1 ++0uS 1 ++1.5uS 0 ++1.5uS 1 ++0.5us 0 ++5.5uS 0 ++6uS 1 ++7.5us 0 ++1.5us 1 ++3us 0 ++3us 1 ++0uS GOTO ST1-1 TIMES</pre> | | <pre>.define Res +0uS 0 +LABEL=ST1 ++0uS 1 ++1.5uS 1 ++1.5uS 0 ++6us 1 ++0.5us 0 ++5.5uS 0 ++3us 1 ++3us 0 ++3us 1 ++3us 0 ++1.5us 1 ++1.5us 0 ++0uS GOTO ST1-1 TIMES</pre> |
| Однотактный синхронный <i>RS</i> -триггер | <pre>.DEFINE RES +0uS 0 +LABEL=ST3 ++1.5uS 0 ++1.5uS 1 ++1.5us 0 ++3uS GOTO ST3-1 TIMES</pre> | <pre>.DEFINE C +0uS 0 +LABEL=ST2 ++0.6uS 1 ++0.3uS 0 ++0.5uS GOTO ST2-1 TIMES</pre> | <pre>.DEFINE SET +0uS 0 +LABEL=ST1 ++1.5uS 1 ++1.5uS 0 ++1.5uS 1 ++3uS GOTO ST1-1 TIMES</pre> |
| Двухтактный синхронный <i>RS</i> -триггер | <pre>.DEFINE RES +0uS 0 +LABEL=ST3 ++1.5uS 0 ++1.5uS 1 ++1.5us 0 ++3uS GOTO ST3-1 TIMES</pre> | <p>Источник на входе <i>C</i>:</p> <pre>Param: ZEROWIDTH=0.6u Param: ONEWIDTH=0.3u</pre> | <pre>SET Param: ZEROWIDTH=1.5u Param: ONEWIDTH=1.5u</pre> |
| Синхронный однотактный <i>D</i> -триггер | <p>Задержки подбираются экспериментально</p> | | |

1.3. При проектировании практических схем триггеров воспользуйтесь элементами из табл. 11.6.

2. Проведите анализ.

Окончание табл. 11.5

| Название схемы | Свойства моделей источников импульсного сигнала | |
|-------------------------------------|--|---|
| Синхронный двухтактный D-триггер | .DEFINE D1 +0uS 0 +LABEL=ST ++0uS 0 ++0.25uS 1 ++0.25uS 0 ++0.75U 1 ++0.25u 0 ++0.25u 1 ++0.5U 0 ++0.25u 1 ++0.75U 0 ++0.25u 1 ++0.25u 0 ++0.25uS goto st1-1 TIMES | Источник X2: Param:Zerowidth=1U Param:Onewidth=1U |
| Асинхронный и синхронный T-триггеры | Задержки подбираются экспериментально | |

2.1. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

2.2. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 11.9.









Рис. 11.9. Окно «Transient Analysis Limits»

2.3. Нажмите кнопку «Run» для запуска.

2.4. В открывшейся вкладке вы увидите временные диаграммы работы данной схемы.

Таблица 11.6

Графические элементы при проектировании схем
(модели Digital Primitives)

| Графический элемент | Название элемента | |
|---|------------------------------------|---|
|  | Fixed Digital | Постоянный источник цифрового сигнала |
|  | DClock | Генератор цифрового сигнала |
|  | Stim1 | Программируемый генератор цифрового сигнала |
|  | Gated Flip-Flop/ Latches (SRFF) | RS-триггер |
|  | Inverter | Логическое «Не» |
|  | And2 | Логическое «2И» |
|  | Nand2 | Логическое «2И-Не» |
|  | Or2 | Логическое «2Или» |
|  | Nor2 | Логическое «2Или-Не» |

2.5. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «Transient → Exit Analysis» (F3).

3. Зарисуйте и проанализируйте полученные временные диаграммы.

4. Повторите пп. 1–3 для схем на рис. 11.3–11.8.

5. По полученным временным диаграммам исследуемых схем триггеров составьте таблицы переходов и запишите характеристические уравнения.

6. Составьте отчет по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, исследуемые схемы триггеров, характеристические уравнения их функционирования;
- в) экспериментальные данные;
- г) проверка результатов проведенных исследований;
- д) выводы по работе.

Контрольные вопросы

1. Определение и условное обозначение триггера.
2. Классификация триггеров.
3. Практическое применение триггеров.
4. Чем определяется быстродействие триггера?
5. В чем различие между асинхронным и синхронным *RS*-триггерами?
6. Практическое применение *D*-триггеров.
7. Каким преимуществом обладает двухступенчатый триггер?
8. Объясните процесс использования *T*-триггера как делителя частоты.
9. Принцип работы схем выпрямления напряжения.
10. Принцип работы схемы стабилизации переменного напряжения.

12 МОДЕЛИРОВАНИЕ И АНАЛИЗ ЦИФРОВЫХ СХЕМ УНИВЕРСАЛЬНЫХ РЕГИСТРОВ

Целью главы является изучение принципов функционирования и проектирования цифровых регистров, а также их практических схем с помощью ППП Micro-Cap.

12.1. Условное обозначение и классификация регистров

Регистрами называются цифровые логические устройства, предназначенные для преобразования и хранения цифровой информации. Условно-графические обозначения регистров приведены на рис. 12.1.




Рис. 12.1. Условно-графические обозначения регистров: а — параллельный четырехразрядный; б — последовательный (сдвиг вправо); в — N -разрядный реверсивный

По виду преобразования информации регистры делятся:

- на выполняющие арифметические операции (сдвиг на один или несколько разрядов, что эквивалентно умножению на 2^n , где n — число разрядов);
- осуществляющие инверсию цифрового кода;
- выполняющие преобразование сигнала из последовательной формы в параллельную и наоборот.

По назначению регистры делятся:

- на регистры хранения;

- регистры сдвига;
- регистры последовательного приближения для АЦП.

Регистры хранения можно подразделить:

- на статические — регистры построены на триггерах и могут хранить информацию в течение любого времени;
- динамические — регистры, которые могут хранить информацию в течение определенного интервала времени, а затем происходит обновление информации.

Регистры сдвига можно подразделить:



- по направлению сдвига записываемой информации:
 - а) регистры, выполняющие прямой сдвиг;
 - б) регистры, выполняющие обратный сдвиг;
 - в) регистры, выполняющие реверсивный сдвиг;
- по способу записи информации:
 - а) регистры, выполняющие последовательную запись информации по одному входу;
 - б) регистры, выполняющие параллельную запись информации по всем входам параллельно;
 - в) регистры, выполняющие последовательно-параллельную запись информации;
- по способу считывания информации:
 - а) регистры последовательного считывания информации;
 - б) регистры параллельного считывания информации;
 - в) регистры последовательно-параллельного считывания информации.

12.2. Практические схемы регистров

12.2.1. Схема параллельного регистра на D-триггерах

Практическая схема параллельного регистра на D-триггерах приведена на рис. 12.2. Принцип работы данной схемы заключается в следующем: перед началом работы триггеры обнуляются (за обнуление отвечает вход R); далее входной сигнал подается на вход DI и поступает на D-входы триггеров одновременно (параллельно заносится информация). Входной код регистра записывается в первые ступени триггеров при высоком уровне сигнала синхронизации ($C = 1$), по окончании сигнала синхронизации код переписывается во вторые ступени триггеров и появляется на выходах Q0, Q1, Q2 и Q3.

Временные диаграммы работы схемы параллельного регистра на D-триггерах приведены на рис. 12.3.


 Рис. 12.2. Схема параллельного регистра на D -триггерах

 Рис. 12.3. Временные диаграммы работы схемы параллельного регистра на D -триггерах

12.2.2. Схема последовательного регистра на D -триггерах (сдвиг вправо)

Практическая схема последовательного регистра на D -триггерах приведена на рис. 12.4. Входной сигнал подается сначала на первый триггер, затем через промежуток времени на второй и так далее — последовательно на каждый триггер. Сдвиг информации осуществляется вправо.

Временные диаграммы работы схемы данного регистра приведены на рис. 12.5. Входной сигнал появляется на выходе первого триггера Q_0 с задержкой, равной периоду синхронизации. На выходе второго триггера Q_1 этот же сигнал появляется уже с задержкой в два периода синхросигнала относительно входа регистра. Относительно выхода Q_0 первого триггера U_1 сигнал появляется с задержкой в один период синхросигнала. Это объясняется тем, что выход Q_0 первого триггера U_1 является входом второго триггера U_2 . Таким образом, задержка входного сигнала на каждом триггере составляет величину, равную одному периоду синхросигнала (триггеры двухтактные). Из диаграмм видно,




Рис. 12.4. Схема последовательного регистра на D -триггерах (сдвиг вправо)




Рис. 12.5. Временные диаграммы работы схемы последовательного регистра на D -триггерах (сдвиг вправо)

что сигнал с выхода $Q1$ смещен относительно сигнала с выхода $Q0$ вправо.

12.2.3. Схема последовательного регистра на D -триггерах (сдвиг влево)

Практическая схема последовательного регистра на D -триггерах, осуществляющая сдвиг информации влево, приведена на рис. 12.6. Принцип работы данного регистра аналогичен принципу работы предыдущего регистра, однако к особенностям его работы стоит отнести следующее: сигнал подается на вход n -го триггера (при условии, что число триггеров в регистре n), а связи между триггерами устроены таким образом, что сигнал с i -го триггера поступает на $(i - 1)$ -й триггер.

Временные диаграммы работы схемы последовательного регистра на D -триггерах, выполняющего сдвиг информации влево, приведены на рис. 12.7.




Рис. 12.6. Схема последовательного регистра на D -триггерах (сдвиг влево)




Рис. 12.7. Временные диаграммы работы схемы последовательного регистра на D -триггерах (сдвиг влево)

12.2.4. Схема последовательно-параллельного регистра на D -триггерах

Практическая схема последовательно-параллельного регистра на D -триггерах приведена на рис. 12.8. Данный регистр может работать в режимах как параллельного регистра, так и последовательного. В качестве переключателя режимов работы регистра используется вход R . Из приведенной схемы видно, что при подаче на вход R логической «1» регистр считывает информацию с параллельных входов, а при подаче на вход R логического «0» — с последовательного входа.

Временные диаграммы работы схемы последовательно-параллельного регистра на D -триггерах приведены на рис. 12.9. Из диаграмм видно, что при записи информации в регистр выделены два промежутка (интервала) его работы: в первом интервале информация записывается параллельным кодом во все ступени триггеров, а во втором — последовательным кодом.




Рис. 12.8. Схема последовательно-параллельного регистра на D -триггерах




Рис. 12.9. Временные диаграммы работы схемы последовательно-параллельного регистра на D -триггерах

12.2.5. Схема реверсивного регистра на D -триггерах

Практическая схема реверсивного регистра на D -триггерах приведена на рис. 12.10. Данная схема сочетает в себе принципы работы схемы последовательных сдвиговых регистров, рассмотренных ранее. Вход P отвечает за направление сдвига: если на




Рис. 12.10. Схема реверсивного регистра на D -триггерах

вход Р подается сигнал «0», то осуществляется сдвиг входного кода вправо (код считывается с входа DSR), если же на вход Р подается сигнал «1», то осуществляется сдвиг входного кода влево (код считывается с входа DSL).

Временные диаграммы работы схемы реверсивного регистра на D-триггерах приведены на рис. 12.11. Из диаграмм видно, что данный регистр работает в двух режимах в зависимости от временных интервалов: на первом интервале входной код сдвигается вправо, а на втором — влево.




Рис. 12.11. Временные диаграммы работы схемы реверсивного регистра на D-триггерах

12.2.6. Схема универсального регистра на микросхеме 74АС194

Практическая схема универсального регистра на микросхеме 74АС194 приведена на рис. 12.12. Данная схема выполняет функции всех вышеописанных регистров, состоит из микросхемы 74АС194 с подключенными к ней генераторами сигналов.

В табл. 12.1 приведены различные комбинации входов схемы, соответствующие определенным режимам работы универсального регистра.

Временные диаграммы работы схемы универсального регистра приведены на рис. 12.13. В диаграмме можно выделить три промежутка (интервала) работы схемы: на первом интервале сигнал поступает на входы микросхемы в соответствии с режимом работы «сдвиг влево», на втором интервале в регистр информация записывается параллельным кодом (режим «параллельная запись»), а на третьем интервале входной код считывается и реализуется сдвиг информации вправо (режим «сдвиг вправо»).




Рис. 12.12. Схема универсального регистра на микросхеме 74AC194

Таблица 12.1

| Режим работы | Входы | | | | | |
|---------------------|-------|----|----|-----|-----|----|
| | R | S1 | S0 | DSR | DSL | PI |
| Сдвиг вправо | 1 | 0 | 1 | D | X | X |
| Сдвиг влево | 1 | 1 | 0 | X | D | X |
| Параллельная запись | 1 | 1 | 1 | X | X | D |
| Сброс | 0 | 0 | 0 | X | X | X |
| Хранение | 1 | 0 | 0 | X | X | X |

Примечание: «1» — логическая единица; «0» — логический нуль; X — запрет сигнала; D — кодовая посылка

В табл. 12.3 приведен пример кодирования сигналов для генераторов импульсов, которые подключены к микросхеме 74AC194.




Рис. 12.13. Временные диаграммы работы схемы универсального регистра

Таблица 12.2

Пример кодирования сигналов для генератора импульсов
(микросхема 74AC194)

| Вход микросхемы | Кодированный сигнал | Вход микросхемы | Кодированный сигнал |
|-----------------|---|-----------------|--|
| PI | COMMAND = PI .define PI + 0us 0 + 14us 1 + 16us 0 + 18us 1 + 20us 0 | DSL | COMMAND = DSL .define DSL + 0us 0 + 6us 1 + 8us 0 |
| S1 | COMMAND = S1 .define S1 + 0us 1 + 23us 0 | DSR | COMMAND = DSR .define DSR + 0us 0 + 24us 1 + 26us 0 |
| S0 | COMMAND = S0 .define S0 + 0us 0 + 12us 1 | | |

12.3. Порядок выполнения

1. Соберите схему в соответствии с рис. 12.2.

1.1. При проектировании практических схем сумматоров воспользуйтесь элементами из табл. 12.3.

1.2. Для установки необходимого узла следует переключиться из режима выбора «Select Mode»  в текстовый режим «Text Mode» **T** (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст — название узла в поле ввода, переключиться в исходный режим «Select Mode»  (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме.

2. Проведите анализ.

2.1. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

2.2. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 12.14.



2.3. Нажмите кнопку «Run» для запуска.

2.4. В открывшейся вкладке вы увидите временные диаграммы работы данной схемы.

2.5. Для завершения анализа и возвращения к редактиро-

Таблица 12.3

Графические элементы при проектировании схем
(модели Digital Primitives)

| Графический элемент | Название элемента | |
|--|--|---|
|  | Stim1 | Программируемый генератор цифрового сигнала |
|  | DClock | Генератор цифрового сигнала |
|  | Fixed digital | Постоянный источник цифрового сигнала |
|  | Inverter | Логическое «Не» |
|  | Nand2 | Логическое «2И-Не» |
|  | Animated Digital Switch | Цифровой переключатель сигнала |
|  | Edge-Triggered Flip-Flops(DFF) | D-триггер |
|  | 74AC194:4-bit Bidirectional Universal Shift Register | Четырехразрядный двунаправленный универсальный сдвигающий регистр |

ванию схемы следует выбрать пункт меню «Transient → Exit Analysis» (F3).

3. Зарисуйте и проанализируйте полученные временные диаграммы.

4. Повторите пп. 1–3 для схем на рис. 12.4, 12.6, 12.8, 12.10 и 12.12.

5. По указанию преподавателя выполните пп. 5.1–5.4.

5.1. На основе схемы четырехразрядного параллельного регистра на *D*-триггерах необходимо спроектировать схему пятиразрядного параллельного регистра на *D*-триггерах и получить




Рис. 12.14. Окно «Transient Analysis Limits»




Рис. 12.15. К заданию п. 5.1

на выходе сигнал в соответствии с рис. 12.15.

5.2. На основе схемы четырехразрядного последовательного регистра на *D*-триггерах, осуществляющего сдвиг информации влево, спроектируйте схему пятиразрядного последовательного регистра на *D*-триггерах, которая инвертирует входной код. В качестве входного кода задать последовательность импульсов, указанную преподавателем.

5.3. Для схемы последовательно-параллельного регистра на *D*-триггерах спроектируйте схему таким образом, чтобы на временных диаграммах были получены сигналы, осуществляющие запись информации в режимах «сдвиг влево» и «параллельная запись».

5.4. На основе микросхем 74AC194 (четырёхразрядный универсальный регистр) спроектируйте схему восьмиразрядного универсального регистра.

6. Составьте отчет по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, исследуемые практические схемы регистров;
- в) экспериментальные данные;
- г) результатов проведенных исследований;
- д) выводы по работе.

Контрольные вопросы

1. Определение и условные обозначения регистров.
2. Приведите классификацию цифровых схем регистров.
3. Поясните принцип функционирования схемы параллельного регистра.
4. Поясните принцип функционирования последовательных (сдвиговых) регистров.
5. Поясните принцип функционирования последовательно-параллельного и реверсивного регистров.
6. Поясните практическое применение регистров.

13 МОДЕЛИРОВАНИЕ И АНАЛИЗ СЧЕТЧИКОВ

Целью главы является изучение принципов функционирования и проектирования счетчиков и их практических схем с помощью ППП Micro-Cap.

13.1. Условное обозначение и классификация счетчиков

Счетчиком называется электронное устройство, сигнал на выходе которого в определенном коде отображает число импульсов, поступивших на его счетный вход. На рис. 13.1 приведены условные обозначения счетчиков на схемах.




Рис. 13.1. Условные обозначения четырехразрядных счетчиков на схемах: а — двоичный; б — двоично-десятичный

Обозначение выводов счетчика на рис. 13.1 выглядит следующим образом:

- Q_0, Q_1, Q_2, Q_3 — выходы счетчика в соответствии с разрядом;
- $C(X_{сч})$ — счетный вход.

По схемотехническому исполнению и назначению счетчики можно классифицировать по следующим основным группам.

По коэффициенту или модулю счета счетчики подразделяются:

- на двоичные или бинарные;
- двоично-десятичные или декадные;

- с постоянным модулем счета;
- с переменным модулем счета.

По направлению счета счетчики подразделяются:

- на суммирующие;
- вычитающие;
- реверсивные.

По способу организации внутренних связей счетчики подразделяются:

- на счетчики с последовательным переносом;
- счетчики с параллельным переносом;
- счетчики с комбинированным переносом;
- кольцевые счетчики.

По способу синхронизации счетчики подразделяются:

- на синхронизирующие;
- асинхронные.

В качестве примера простейшего счетчика может служить триггер Т-типа. Один триггер может образовать один разряд счетчика. Триггер, имеющий n разрядов, может образовать n -разрядный счетчик. Так как каждый триггер имеет два устойчивых состояния, то n триггеров имеют 2^n состояний.

Основным параметром любого счетчика является его коэффициент или модуль счета:

$$K_{сч} = 2^n, \quad (13.1)$$

где $K_{сч}$ — максимальное число состояний счетчика, включая нулевое состояние; n — число разрядов счетчика.

Итоговый результат работы счетчика считывается на выходе триггера в двоичном коде:

$$M = Q_{n-1}2^{n-1} + Q_{n-2}2^{n-2} + \dots + Q_02^0. \quad (13.2)$$

JK-триггеры работают в режиме Т-триггеров, поэтому на их основе можно проектировать любые счетчики в соответствии с приведенной классификацией.

13.2. Практические схемы счетчиков

13.2.1. Схема асинхронного суммирующего двоичного счетчика с последовательным переносом

Практическая схема асинхронного суммирующего двоичного счетчика с последовательным переносом приведена на рис. 13.2. В данной схеме JK-триггеры работают в режиме Т-триггеров.




Рис. 13.2. Практическая схема асинхронного суммирующего двоичного счетчика с последовательным переносом

Срезом каждого входного импульса переключается триггер младшего разряда. Срезом сигнала Q_0 переключается триггер второго разряда и т. д.

Временные диаграммы работы асинхронного суммирующего двоичного счетчика с последовательным переносом приведены на рис. 13.3.




Рис. 13.3. Временные диаграммы работы схемы асинхронного суммирующего двоичного счетчика с последовательным переносом

Анализируя полученные временные диаграммы, можно сделать следующие выводы.

1. Частота импульсов на выходе каждого триггера вдвое меньше числа импульсов на его входе. Это означает, что данный счетчик может использоваться в качестве делителя частоты. Если входной сигнал имеет частоту $f_{вх}$, то на выходе первого триггера частота составит $f_0 = f_{вх}/2$; на выходе второго триггера

частота составит $f_1 = f_0/2 = f_{вх}/4$; на выходе третьего триггера частота составит $f_2 = f_1/2 = f_0/4 = f_{вх}/8$ и т.д. То есть n -разрядный двоичный счетчик делит частоту входных импульсов в 2^n раз.

2. В момент, предшествующий переключению очередного триггера, все предыдущие разряды счетчика находятся в единичном состоянии.

3. 16-м импульсом счетчик будет переполнен, в результате чего все триггеры установятся на нулевой уровень, т.е. счетчик «обнуляется». 17-м импульсом счетчик заново начинает заполняться.

4. Максимальное число импульсов, которое может зафиксировать схема, составляет величину $2^n - 1$. В приведенном примере $n = 4$ и в счетчик можно записать 15 импульсов.

5. Если использовать сигнал переноса, формируемый на выходе, то данный счетчик может посчитать 2^n импульсов.

Таблица 13.1

| Хсч | Q ₀ | Q ₁ | Q ₂ | Q ₃ |
|-----|----------------|----------------|----------------|----------------|
| 0 | 0 | 0 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 0 |
| 3 | 0 | 0 | 1 | 1 |
| 4 | 0 | 1 | 0 | 0 |
| 5 | 0 | 1 | 0 | 1 |
| 6 | 0 | 1 | 1 | 0 |
| 7 | 0 | 1 | 1 | 1 |
| 8 | 1 | 0 | 0 | 0 |
| 9 | 1 | 0 | 0 | 1 |
| 10 | 1 | 0 | 1 | 0 |
| 11 | 1 | 0 | 1 | 1 |
| 12 | 1 | 1 | 0 | 0 |
| 13 | 1 | 1 | 0 | 1 |
| 14 | 1 | 1 | 1 | 0 |
| 15 | 1 | 1 | 1 | 1 |
| 16 | 0 | 0 | 0 | 0 |

Работу данного счетчика отражает его таблица переходов (состояний) — табл. 13.1. По данной таблице можно отметить, что состояние триггеров (разрядов) представляет собой запись числа поступивших импульсов в двоичном коде. В рассмотренном счетчике каждый последующий триггер переключается сигналом переноса, который формируется на выходе предыдущего разряда. Поэтому данный счетчик называется счетчиком с последовательным переносом. К тому же подключение отдельных триггеров происходит последовательно друг за другом (не одновременно, т.е. асинхронно), поэтому данный счетчик также называют асинхронным счетчиком.

13.2.2. Схема асинхронного вычитающего двоичного счетчика с последовательным переносом

Практическая схема асинхронного вычитающего двоичного счетчика с последовательным переносом приведена на рис. 13.4.




Рис. 13.4. Практическая схема асинхронного вычитающего двоичного счетчика с последовательным переносом

Данный счетчик строится аналогично суммирующему счетчику, рассмотренному выше. Отличие состоит в том, что на счетный вход триггера i -го разряда ($i = 1, 2, 3, \dots, n-1$, где n — число разрядов счетчика) подается сигнал с инверсного выхода предыдущего разряда.

Триггеры, на которых выполнена рассматриваемая схема, переключаются перепадом сигнала из 1 в 0 на входе. Это означает, что переключение триггера i -го разряда будет происходить при срезе импульса.

Временные диаграммы работы практической схемы асинхронного вычитающего двоичного счетчика с последовательным переносом приведены на рис. 13.5. На данной временной диаграмме с каждым входным импульсом число, записанное в счетчик, уменьшается на единицу. Состояния разрядов счетчика представляют собой двоичную запись линейно убывающих чисел. Также следует обратить внимание, что если при поступлении очередного импульса в счетчике записаны «0», то очередным состоянием схемы будут все «1».

13.2.3. Схема синхронизируемого счетчика с параллельным переносом

Практическая схема синхронизируемого счетчика с параллельным переносом приведена на рис. 13.6.

В данной схеме с помощью конъюнкторов организован так называемый сквозной или параллельный перенос. Основной смысл состоит в том, что сигнал переноса поступает на J- и K-входы последующих триггеров только в том случае, если предыдущие находятся в состоянии «1». В данной схеме триггер U12




Рис. 13.5. Временные диаграммы работы схемы асинхронного вычитающего двоичного счетчика с последовательным переносом




Рис. 13.6. Практическая схема синхронизируемого счетчика с параллельным переносом

переключается каждым счетным импульсом, так как на его J- и K-входы постоянно подается 1. Остальные триггеры переключаются счетными импульсами следующим образом: триггер U13 при $Q_0 = 1$; триггер U14 при $Q_0 = 1$ и $Q_1 = 1$; триггер U15 при $Q_0 = 1$; $Q_1 = 1$ и $Q_2 = 1$.




Рис. 13.7. Временные диаграммы работы схемы синхронизируемого счетчика с параллельным переносом

Достоинством данного счетчика является высокое быстродействие. К недостаткам счетчика следует отнести сложность реализации при большом числе разрядов.

Временные диаграммы работы практической схемы синхронизируемого счетчика с параллельным переносом приведены на рис. 13.7.

13.2.4. Схема асинхронного реверсивного счетчика

На практике часто необходимо, чтобы счетчики обладали способностью выполнять сложение или вычитание, т. е. были реверсивными. В таких счетчиках объединяются схемы суммирующего и вычитающего счетчиков, рассмотренных выше. Практическая схема асинхронного реверсивного счетчика приведена на рис. 13.8.




Рис. 13.8. Практическая схема асинхронного реверсивного счетчика

В данной схеме возможны следующие сигналы на шинах.

- При сигнале на шине запрос/счет = «0» счетчик заблокирован и не работает (JK-триггеры работают в режиме хранения информации).
- При сигнале на шине запрос/счет = «1» счетчик работает на сложение или вычитание (JK-триггеры работают в режиме Т-триггеров).
- При сигнале на шине сложение/вычитание = «1» счетчик работает на сложение (прямой режим).
- При сигнале на шине сложение/вычитание = «0» счетчик работает на вычитание (обратный режим).

Временные диаграммы работы практической схемы асинхронного реверсивного счетчика приведены на рис. 13.9.

К достоинству асинхронных счетчиков следует отнести простую структуру. К недостаткам асинхронных счетчиков относится следующее.

1. Схемы асинхронных счетчиков имеют достаточно низкое быстродействие, так как при поступлении каждого счетного импульса триггеры переключаются последовательно и к i -разряду




Рис. 13.9. Временные диаграммы работы схемы асинхронного реверсивного счетчика

переключающий сигнал проходит через $(i - 1)$ предыдущих разрядов. Поэтому интервал между соседними входными импульсами должен превышать $t_{\text{пер}}(n - 1)$, где n — число разрядов счетчика.

2. В ходе переключения младшие разряды принимают уже новые состояния, в то время как старшие еще находятся в прежнем состоянии. То есть при смене одного числа другим счетчик проходит ряд промежуточных состояний, каждое из которых может быть ошибочно принято за двоичный код числа поступивших на вход импульсов.

13.2.5. Схема двоично-десятичного счетчика с синхронной схемой управления

Данный вид счетчиков строится на основе двоичного счетчика с добавлением логических связей или дешифраторов. Практическая схема двоично-десятичного счетчика с синхронной схемой управления приведена на рис. 13.10.




Рис. 13.10. Практическая схема двоично-десятичного счетчика с синхронной схемой управления




Рис. 13.11. Временные диаграммы работы схемы двоично-десятичного счетчика с синхронной схемой управления

Временные диаграммы работы практической схемы двоично-десятичного счетчика с синхронной схемой управления приведены на рис. 13.11.

На приведенной диаграмме видно, что под действием сигнала обратной связи при состоянии на входах счетчика: $Q_0 = 1$; $Q_1 = 0$; $Q_2 = 0$ и $Q_3 = 1$ счетчик устанавливается в «0» входом R.

При последовательном соединении двоично-десятичных счетчиков можно получить декадный счетчик.

13.3. Порядок выполнения

1. Соберите схему в соответствии с рис. 13.2.

1.1. При проектировании практических схем счетчиков воспользуйтесь элементами из табл. 13.2.

1.2. Для установки необходимого узла следует переключиться из режима выбора «Select Mode»  в текстовый режим «Text Mode»  (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст-название узла в поле ввода, переключиться в исходный режим «Select Mode»  (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме.

2. Проведите анализ.

2.1. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).


2.2. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 13.12.

2.3. Нажмите кнопку «Run» для запуска.

2.4. В открывшейся вкладке вы увидите временные диаграммы работы данной схемы.

Таблица 13.2

Графические элементы при проектировании схем
(модели Digital Primitives)

| Графический элемент | Название элемента | |
|---|---------------------------------|---------------------------------------|
|  | Fixed Digital | Постоянный источник цифрового сигнала |
|  | DClock | Генератор цифрового сигнала |
|  | Edge-Triggered Flip-Flop (JKFF) | JK-триггер |
|  | Inverter | Логическое «Не» |
|  | And2 | Логическое «2И» |
|  | Nand2 | Логическое «2И-Не» |
|  | Or2 | Логическое «2Или» |
|  | Nor2 | Логическое «2Или-Не» |
|  | And3 | Логическое «3И» |
|  | Nor3 | Логическое «3Или» |
|  | Nand4 | Логическое «4И-Не» |

2.5. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «Transient → Exit Analysis» (F3).

3. Зарисуйте и проанализируйте полученные временные диаграммы.

4. Повторите пп. 1–3 для схем на рис. 13.4–13.10.

5. Для каждой исследуемой схемы счетчиков определите модуль счета.

6. Для каждой исследуемой схемы счетчиков вычислите пошагово по выражению (13.2) двоичные числа, полученные с выходов триггеров. Проверьте, что полученные результаты соответствуют результатам анализа схемы.

7. Составьте отчет по следующим пунктам:

а) титульный лист по ГОСТ;




Рис. 13.12. Окно «Transient Analysis Limits»

- б) цель работы, исследуемые схемы счетчиков, таблицы их состояний и переходов;
- в) экспериментальные данные;
- г) проверка результатов проведенных исследований;
- д) выводы по работе.

Контрольные вопросы

1. Определение и условные обозначения счетчиков.
2. Классификация счетчиков.
3. Практическое применение счетчиков.
4. Чем определяется быстродействие схемы счетчика?
5. В чем различие между асинхронным и синхронным счетчиками?
6. Принцип функционирования суммирующего и вычитающего счетчиков.
7. Принцип функционирования реверсивного счетчика.
8. Принцип функционирования декадного счетчика. Объясните принцип изменения частоты сигнала при прохождении через декадный счетчик.
9. Принцип работы схемы электронных часов с использованием двоично-десятичного счетчика.

14 МОДЕЛИРОВАНИЕ И АНАЛИЗ ЦИФРОВЫХ СХЕМ МУЛЬТИПЛЕКСОРОВ И ДЕМУЛЬТИПЛЕКСОРОВ

Целью главы является изучение принципов функционирования и проектирования мультиплексоров и демультимплексоров, а также их практических схем с помощью ППП Micro-Cap.

14.1. Условное обозначение мультиплексоров

Мультиплексором называется цифровое устройство, предназначенное для коммутации информации, поступающей с нескольких входных шин на одну выходную шину. На рис. 14.1 приведена обобщенная функциональная схема мультиплексора.




Рис. 14.1. Обобщенная функциональная схема мультиплексора

Обозначение выводов мультиплексора на рис. 14.1:

- X_0, \dots, X_{2^n-1} — информационные входы мультиплексора;
- A_0, \dots, A_{m-1} — адресные входы мультиплексора;
- V — разрешающий вход мультиплексора.

Здесь n — число адресных входов мультиплексора, а m — число информационных входов мультиплексора;

Таким образом, мультиплексор имеет две группы входов:

- информационные входы;

- адресные входы.

Если мультиплексор имеет n адресных входов, то число информационных входов будет составлять $m = 2^n$. Набор сигналов на адресных входах определяет конкретный информационный вход, сигнал которого будет передаваться на выход. Дополнительно к информационным и адресным входам может быть установлен разрешающий или стробирующий вход V . Разрешающий вход управляет одновременно всеми информационными входами независимо от состояния адресных входов. Запрещающий сигнал на этом входе блокирует действие всего устройства. Наличие разрешающего входа расширяет функциональные возможности мультиплексора, позволяя синхронизировать его работу с работой других узлов. Разрешающий вход применяется также для наращивания разрядности мультиплексоров. Выход у мультиплексора, как правило, один, но иногда на практике делают два выхода, взаимодополняющих друг друга.

14.2. Практические схемы мультиплексоров

14.2.1. Схема мультиплексора 2:1 (два информационных входа к одной адресной линии)

Данный мультиплексор имеет одну адресную линию A ($n = 1$) и два информационных входа X_1 и X_2 ($m = 2$).

Функциональная схема мультиплексора 2:1 приведена на рис. 14.2.

Функциональное обозначение на схемах мультиплексора 2:1 приведено на рис. 14.3.

Практическая схема мультиплексора 2:1 приведена на рис. 14.4.




Рис. 14.2. Функциональная схема мультиплексора 2:1




Рис. 14.3. Функциональное обозначение на схемах мультиплексора 2:1




Рис. 14.4. Практическая схема мультиплексора 2:1

Таблица 14.1

| A | F |
|---|-------|
| 0 | X_1 |
| 1 | X_2 |

Данная схема функционирует согласно таблице состояний, приведенной в виде табл. 14.1.

Работу мультиплексора 2:1 описывает следующее логическое уравнение:

$$F = X_1 \bar{A} \vee X_2 A. \quad (14.1)$$

14.2.2. Схема мультиплексора 2:1 с разрешающим входом




Рис. 14.5. Функциональное обозначение на схемах мультиплексора 2:1 с разрешающим входом

Функциональное обозначение на схемах мультиплексора 2:1 с разрешающим входом приведено на рис. 14.5.

Практическая схема мультиплексора 2:1 с разрешающим входом приведена на рис. 14.6.




Рис. 14.6. Практическая схема мультиплексора 2:1 с разрешающим входом

Таблица 14.2

| V | A | F |
|---|---|-------|
| 0 | 0 | X_1 |
| 0 | 1 | X_2 |
| 1 | — | 0 |

Данная схема функционирует согласно таблице состояний, приведенной в виде табл. 14.2.

Работу мультиплексора 2:1 с разрешающим входом описывает следующее логическое уравнение:

$$F = X_1 \bar{A} \bar{V} \vee X_2 A \bar{V} = \bar{V} (X_1 \bar{A} \vee X_2 A). \quad (14.2)$$

14.2.3. Схема мультиплексора 4:1

Данный мультиплексор имеет две адресные линии А и В ($n = 2$) и четыре информационных входа X_1, X_2, X_3 и X_4 ($m = 4$). Практическая схема мультиплексора 4:1 приведена на рис. 14.7.




Рис. 14.7. Практическая схема мультиплексора 4:1

Данная схема функционирует согласно таблице состояний, приведенной в виде табл. 14.3.

Работу мультиплексора 4:1 описывает следующее логическое уравнение:

$$F = X_1AB \vee X_2\bar{A}B \vee X_3\bar{B}A \vee X_4AB. \quad (14.3)$$

Таблица 14.3

| A | B | F |
|---|---|-------|
| 0 | 0 | X_1 |
| 0 | 1 | X_2 |
| 1 | 0 | X_3 |
| 1 | 1 | X_4 |

14.2.4. Схема мультиплексора 4:1 с разрешающим входом

Данный мультиплексор имеет две адресные линии А и В ($n = 2$), четыре информационных входа X_1, X_2, X_3 и X_4 ($m = 4$) и один разрешающий вход V.

Работу мультиплексора 4:1 с разрешающим входом описывает следующее логическое уравнение:

$$F = \bar{V}(X_1AB \vee X_2\bar{A}B \vee X_3\bar{B}A \vee X_4AB). \quad (14.4)$$

Функциональное обозначение на схемах мультиплексора 4:1 с разрешающим входом приведено на рис. 14.8.

Практическая схема мультиплексора 4:1 с разрешающим входом приведена на рис. 14.9.




Рис. 14.8. Функциональное обозначение на схемах мультиплектора 4:1 с разрешающим входом

Данная схема функционирует согласно таблице состояний, показанной в виде табл. 14.4.

Таблица 14.4

| V | A | B | F |
|---|---|---|----------------|
| 0 | 0 | 0 | X ₁ |
| 0 | 0 | 1 | X ₂ |
| 0 | 1 | 0 | X ₃ |
| 0 | 1 | 1 | X ₄ |
| 1 | — | — | 0 |




Рис. 14.9. Практическая схема мультиплектора 4:1 с разрешающим входом

14.3. Практические схемы демультиплекторов

Демультиплексором называется цифровое устройство, предназначенное для коммутации информации, поступающей с одной входной шины, на несколько выходных шин. То есть демультиплексоры в функциональном отношении противоположны мультиплексорам. В данных устройствах сигналы с одного информационного входа распределяются в желаемой последова-

тельности по нескольким выходам. Выбор необходимой выходной шины, как и в мультиплексоре, обеспечивается кодом на адресных входах. При m адресных входах демультиплексор может иметь в зависимости от конструкции до $n = 2^m$ выходов.

14.3.1. Схема демультиплексора 1:2

Демультиплексор 1:2 имеет одну адресную линию A , один информационный вход X и два выхода F_0 и F_1 . Потенциал на входе A определяет, на каком из выходов будут формироваться сигналы, повторяющие информационный вход X . Когда сигнал $A = 1$, то верхний логический элемент «2И» закрыт и на его выходе $F_0 = 0$; нижний элемент, напротив, открыт и работает как повторитель информационных сигналов. При сигнале $A = 0$ закрыт нижний элемент «2И», а верхний пропускает входную информацию.

Практическая схема демультиплексора 1:2 приведена на рис. 14.10.




Рис. 14.10. Практическая схема демультиплексора 1:2

Демультиплексоры с большим числом выходов работают по тому же принципу, только имеют более сложную структуру.

14.3.2. Схема демультиплексора 1:4 с разрешающим входом

Демультиплексор 1:4 имеет две адресные линии A и B , один информационный вход X , один разрешающий вход V и четыре выхода F_0 , F_1 , F_2 и F_3 . Практическая схема демультиплексора 1:4 приведена на рис. 14.11.




Рис. 14.11. Практическая схема демультиплексора 1:4 с разрешающим входом

Таблица 14.5

| V | A | B | F ₀ | F ₁ | F ₂ | F ₃ |
|---|---|---|----------------|----------------|----------------|----------------|
| 0 | 0 | 0 | X | 1 | 1 | 1 |
| 0 | 0 | 1 | 1 | X | 1 | 1 |
| 0 | 1 | 0 | 1 | 1 | X | 1 |
| 0 | 1 | 1 | 1 | 1 | 1 | X |
| 1 | – | – | 1 | 1 | 1 | 1 |

Данная схема функционирует согласно таблице состояний, показанной в виде табл. 14.5.

Работу демультиплексора 1:4 описывают следующие логические уравнения:

$$\begin{aligned} \overline{F_0} &= \overline{AB(X \vee V)}; \\ \overline{F_1} &= \overline{A\overline{B}(X \vee V)}; \\ \overline{F_2} &= \overline{\overline{A}B(X \vee V)}; \\ \overline{F_3} &= \overline{AB(X \vee V)}. \end{aligned} \quad (14.5)$$

14.4. Порядок выполнения

1. Соберите схему в соответствии с рис. 14.4.

1.1. При проектировании практических схем мультиплексоров и демультиплексоров воспользуйтесь элементами из табл. 14.6.

Таблица 14.6

Графические элементы при проектировании схем
(модели Digital Primitives)

| Графический элемент | Название элемента | |
|---|-------------------|---|
|  | Fixed Digital | Постоянный источник цифрового сигнала |
|  | DClock | Генератор цифрового сигнала |
|  | Stim1 | Программируемый генератор цифрового сигнала |
|  | Inverter | Логическое «Не» |
|  | And2 | Логическое «И» |
|  | Nand2 | Логическое «И-Не» |
|  | Or2 | Логическое «Или» |
|  | Nor2 | Логическое «Или-Не» |
|  | And3 | Логическое «И» |
|  | Nor3 | Логическое «Или» |
|  | Nand4 | Логическое «И-Не» |

2. Для установки необходимого узла следует переключиться из режима выбора «Select Mode» в текстовый режим «Text Mode» (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст-название узла в поле ввода, переключиться в исходный режим «Select Mode» (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме.

2. Проведите анализ.

2.1. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

2.2. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 14.12.




Рис. 14.12. Окно «Transient Analysis Limits»

2.3. Нажмите кнопку «Run» для запуска.

2.4. В открывшейся вкладке вы увидите временные диаграммы работы данной схемы.

2.5. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «Transient → Exit Analysis» (F3).

3. Зарисуйте и проанализируйте полученные временные диаграммы.

4. Повторите пп. 1–3 для схем на рис. 14.6–14.11.

5. По полученным временным диаграммам для каждой исследуемой схемы запишите логическое уравнение, описывающее работу мультиплексора или демультиплексора.

6. Составьте отчет по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, исследуемые схемы мультиплексоров и демультимплексоров, их таблицы состояний и логические выражения;
- в) экспериментальные данные;
- г) проверка результатов проведенных исследований;
- д) выводы по работе.

Контрольные вопросы

1. Определение и условные обозначения мультиплексоров.
2. Какие входы содержит мультиплексор?
3. Какую роль играет в схеме мультиплексора стробирующий вход?
4. Практическое применение мультиплексоров.
5. Определение и назначение демультимплексоров.
6. Практическое применение демультимплексоров.

15 МОДЕЛИРОВАНИЕ И АНАЛИЗ ЦИФРОВЫХ СХЕМ УНИВЕРСАЛЬНЫХ СУММАТОРОВ

Целью главы является изучение принципов функционирования и проектирования цифровых сумматоров, а также их практических схем с помощью ППП Micro-Cap.

15.1. Условное обозначение и классификация сумматоров

Сумматорами называются цифровые логические устройства, выполняющие операции суммирования кодов двух слов. Условно-графические обозначения сумматоров приведены на рис. 15.1.




Рис. 15.1. Условно-графические обозначения сумматоров:
а — одноразрядный; б — четырехразрядный

Процесс сложения двух чисел независимо от системы счисления выполняется следующим образом: в каждом разряде производится сложение трех чисел a_i (одного числа первого слагаемого), b_i (одного числа второго слагаемого), p_i (переноса из младшего разряда в старший разряд). В результате сложения получается сумма чисел S_i и перенос в старший разряд p_{i+1} . В дизъюнктивной нормальной форме процесс сложения двух чисел можно

представить в виде:

$$S_i = a_i \bar{b}_i \bar{p}_i \vee \bar{a}_i b_i \bar{p}_i \vee \bar{a}_i \bar{b}_i p_i \vee a_i b_i p_i; \quad (15.1)$$

$$p_{i+1} = \bar{a}_i b_i p_i \vee \bar{a}_i \bar{b}_i p_i \vee a_i b_i \bar{p}_i \vee a_i b_i p_i. \quad (15.2)$$

15.2. Практические схемы сумматоров

15.2.1. Схема одноразрядного сумматора

Практическая схема одноразрядного сумматора приведена на рис. 15.2.




Рис. 15.2. Схема одноразрядного сумматора

Таблица истинности одноразрядного сумматора представлена в виде табл. 15.1.

Таблица 15.1

| Набор | Первое слагаемое | Второе слагаемое | Перенос | Результат | |
|-------|------------------|------------------|---------|-----------|---------------------------|
| | A | B | | Сумма, S | Перенос, P _{i+1} |
| 1 | 0 | 0 | 0 | 0 | 0 |
| 2 | 0 | 0 | 1 | 1 | 0 |
| 3 | 0 | 1 | 0 | 1 | 0 |
| 4 | 0 | 1 | 1 | 0 | 1 |
| 5 | 1 | 0 | 0 | 1 | 0 |
| 6 | 1 | 0 | 1 | 0 | 1 |
| 7 | 1 | 1 | 0 | 0 | 1 |
| 8 | 1 | 1 | 1 | 1 | 1 |




Рис. 15.3. Временные диаграммы работы схемы одноразрядного сумматора

Временные диаграммы работы схемы одноразрядного сумматора приведены на рис. 15.3.

15.2.2. Схема четырехразрядного сумматора с последовательным переносом на микросхемах 74Н183

Практическая схема четырехразрядного сумматора с последовательным переносом на микросхемах 74Н183 приведена на рис. 15.4. Из схемы видно, что на каждый вход сумматоров подаются сигналы A_i и B_i . Сигнал переноса передается от сумматора к сумматору последовательно. Результаты вычислений каждого разряда появляются на выводах S_1, S_2, S_3 и S_4 .

Временные диаграммы работы схемы четырехразрядного сумматора с последовательным переносом даны на рис. 15.5.




Рис. 15.4. Схема четырехразрядного сумматора с последовательным переносом




Рис. 15.5. Временные диаграммы работы схемы четырехразрядного сумматора с последовательным переносом

15.2.3. Схема трехразрядного сумматора с параллельным переносом на микросхемах 74Н183

Одним из недостатков цифровой схемы сумматора с последовательным переносом является задержка по времени на обработку слагаемых в каждом разряде. То есть сигнал переноса не поступит на последующий разряд, если не проведено суммирование в предыдущем разряде. Для устранения данного недостатка используется цифровая схема сумматора с параллельным переносом. Для формирования схемы сумматора с параллельным переносом используют следующие функции:

$$G_i = A_i B_i; \quad (15.3)$$

$$H_i = A_i + B_i, \quad (15.4)$$

где G_i — функция генерации i -го переноса; H_i — функция распространения i -го переноса; A_i и B_i — i -е слагаемые двух чисел.

Перенос в i -й разряд можно представить в виде следующего выражения:

$$P_i = G_{i-1} + P_{i-1} H_{i-1}. \quad (15.5)$$

Пусть $P_1 = 0$. Определим выражения для P_2 и P_3 :

$$P_2 = G_1 + P_1 H_1; \quad (15.6)$$

$$P_3 = G_2 + P_2 H_2 = G_2 + G_1 H_2 + P_1 H_1 H_2. \quad (15.7)$$

С учетом того, что $P_1 = 0$, выражения (15.6) и (15.7) можно представить в виде:

$$P_2 = G_1; \quad (15.8)$$

$$P_3 = G_2 + G_1 H_2. \quad (15.9)$$

По выражениям (15.8) и (15.9) и с учетом $P_1 = 0$ можно построить схему трехразрядного сумматора с параллельным пе-




Рис. 15.6. Схема трехразрядного сумматора с параллельным переносом




Рис. 15.7. Временные диаграммы работы схемы трехразрядного сумматора с параллельным переносом

реносом. Схема трехразрядного сумматора с параллельным переносом приведена на рис. 15.6.

Временные диаграммы работы схемы трехразрядного сумматора с параллельным переносом приведены на рис. 15.7.

15.2.4. Схема четырехразрядного накапливающего сумматора на микросхемах 74S283 и 74AC378

Практическая схема четырехразрядного накапливающего сумматора приведена на рис. 15.8. Данная схема состоит из сумматора X_1 и регистра X_2 . В качестве слагаемого A подается некоторый (возможно, постоянный) код. Перед началом работы регистр X_2 обнуляется. Таким образом, в начальный момент слагаемое A складывается с нулем, а результат записывается в регистр X_2 при высоком уровне сигнала синхронизации C . Затем полученная сумма складывается с тем же слагаемым A и так




Рис. 15.8. Схема четырехразрядного накапливающего сумматора




Рис. 15.9. Временные диаграммы работы схемы четырехразрядного накапливающего сумматора

далее, пока результат сложения не превысит разрядность сумматора. Работу накапливающего сумматора можно описать следующим выражением:

$$S_i = S_{i-1} + A. \quad (15.10)$$

Временные диаграммы работы схемы четырехразрядного накапливающего сумматора приведены на рис. 15.9.

15.2.5. Схема вычитающего устройства на микросхеме 74LS82A

Практическая схема вычитающего устройства приведена на рис. 15.10. Данная схема построена с помощью четырехразрядного сумматора. Процесс вычитания кода B из кода A осуществ-




Рис. 15.10. Схема четырехразрядного вычитающего устройства




Рис. 15.11. Временные диаграммы работы схемы четырехразрядного вычитающего устройства

ляется следующим образом: все разряды слагаемого B инвертируются (то есть получается обратный код), затем слагаемое A складывается с обратным кодом слагаемого B и к полученной сумме прибавляется единица в младший разряд.

Временные диаграммы работы схемы четырехразрядного вычитающего устройства приведены на рис. 15.11.

15.3. Порядок выполнения



1. Соберите схему в соответствии с рис. 15.2.

1.1. При проектировании практических схем сумматоров воспользуйтесь элементами из табл. 15.2.




1.2. Для установки необходимого узла следует переключиться из режима выбора «Select Mode» в текстовый режим «Text Mode» (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст — название узла в поле ввода,

Таблица 15.2

Графические элементы при проектировании схем
(модели Digital Primitives)

| Графический элемент | Название элемента | |
|---|-------------------------|---|
|  | Stim1 | Программируемый генератор цифрового сигнала на 1 выход |
|  | Stim4 | Программируемый генератор цифрового сигнала на 4 выхода |
|  | DClock | Генератор цифрового сигнала |
|  | Fixed digital | Постоянный источник цифрового сигнала |
|  | Inverter | Логическое «Не» |
|  | And2 | Логическое «2И» |
|  | And3 | Логическое «3И» |
|  | Nand3 | Логическое «3И-Не» |
|  | Or2 | Логическое «2Или» |
|  | Nand2 | Логическое «2И-Не» |
|  | And4 | Логическое «4И» |
|  | Or4 | Логическое «4Или» |
|  | Nor4 | Логическое «4Или-Не» |
|  | Animated Digital Switch | Цифровой переключатель сигнала |

Окончание табл. 15.2

| Графический элемент | Название элемента | |
|---|---|--|
|  | <p>74H183 Dual Carry-Save Full Adder</p> | <p>2-разрядный сумматор</p> |
|  | <p>74AC378 Parallel D Register with Enable</p> | <p>Параллельный регистр на D-триггерах</p> |
|  | <p>74LS83A 4-Bit Binary Full Adders with Fast Carry</p> | <p>4-разрядный сумматор</p> |

переключиться в исходный режим «Select Mode» (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме.

2. Проведите анализ.

2.1. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

2.2. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 15.12.

2.3. Нажмите кнопку «Run» для запуска.

2.4. В открывшейся вкладке вы увидите временные диаграммы работы данной схемы.

2.5. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «Transient → Exit Analysis» (F3).




Рис. 15.12. Окно «Transient Analysis Limits»

3. Зарисуйте и проанализируйте полученные временные диаграммы.

4. Повторите пп. 1 — 3 для схем на рис. 15.4, 15.6, 15.8 и 15.10.

5. По указанию преподавателя выполните один или несколько из пп. 5.1–5.4.

5.1. Используя схему, представленную на рис. 15.2, спроектируйте схему четырехразрядного сумматора с последовательным переносом.

5.2. На основе схемы, представленной на рис. 15.6, спроектируйте схему четырехразрядного сумматора с параллельным переносом.

5.3. На основе схемы четырехразрядного накапливающего сумматора спроектируйте схему восьмиразрядного накапливающего сумматора.

5.4. Спроектируйте схему устройства сравнения двух чисел (равны или не равны).

6. Составьте отчет по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, исследуемые практические схемы сумматоров;
- в) экспериментальные данные;
- г) результаты проведенных исследований;
- д) выводы по работе.

Контрольные вопросы

1. Определение и условные обозначения сумматоров.
2. Приведите классификацию цифровых схем сумматоров.
3. Объясните процесс сложения двух чисел независимо от системы счисления.
4. Поясните принцип функционирования схемы одноразрядного сумматора.
5. Поясните основные недостатки схемы одноразрядного сумматора с последовательным переносом.
6. Поясните принцип функционирования накапливающего сумматора.
7. Поясните принцип функционирования вычитающего устройства.
8. Поясните практическое применение сумматоров.

16 МОДЕЛИРОВАНИЕ И АНАЛИЗ ЦИФРОВЫХ СХЕМ ДЕШИФРАТОРОВ

Целью главы является изучение принципов функционирования и проектирования дешифраторов, а также их практических схем с помощью ППП Micro-Cap.

16.1. Условное обозначение и классификация дешифраторов

Дешифратором называется логическое цифровое устройство, преобразующее код одного вида в код другого вида. При подаче входного сигнала в виде двоичного числа выходной сигнал появляется на выходе, который имеет номер соответствующего десятичного числа. Условно-графические обозначения дешифраторов приведены на рис. 16.1.




Рис. 16.1. Условно-графические обозначения дешифраторов:
а — позиционный; б — семисегментный

По схемотехническому назначению дешифраторы можно классифицировать:

- на дешифраторы, преобразующие двоичный код в позиционный код;
- дешифраторы, преобразующие двоично-десятичный код в семисегментный код;
- дешифраторы, преобразующие двоичный код в специальный код (код Грея).

16.2. Практические схемы дешифраторов

16.2.1. Общие сведения о позиционных дешифраторах

Дешифратором, преобразующим двоичный код в позиционный или унитарный код, называется логическая схема, содержащая n входов и $m = 2^n$ выходов и приводящая n -разрядное двоичное число (слово) в соответствующий управляемый сигнал, появляющийся на одной выходной шине. Функциональная схема дешифратора на $n = 3$ входа и $m = 8$ выходов приведена на рис. 16.2.

В общем случае дешифратор на n входов $m = 2^n$ выходов реализует совокупность переключающих функций, перечисленных в табл. 16.1.




Рис. 16.2. Функциональная схема дешифратора на 3 входа и 8 выходов

Таблица 16.1

| Функция | Номер выходного сигнала |
|---|-------------------------|
| $F_0 = \overline{x_1} \overline{x_2} \overline{x_3} \dots \overline{x_{n-2}} \overline{x_{n-1}} \overline{x_n}$ | 0 |
| $F_1 = \overline{x_1} \overline{x_2} \overline{x_3} \dots \overline{x_{n-2}} \overline{x_{n-1}} x_n$ | 1 |
| $F_2 = \overline{x_1} \overline{x_2} \overline{x_3} \dots \overline{x_{n-2}} x_{n-1} \overline{x_n}$ | 2 |
| $F_3 = \overline{x_1} \overline{x_2} \overline{x_3} \dots \overline{x_{n-2}} x_{n-1} x_n$ | 3 |
| | ... |
| $F_{2^n-1} = x_1 x_2 x_3 \dots x_{n-2} x_{n-1} x_n$ | $2^n - 1$ |

16.2.2. Схема унитарного дешифратора на логических элементах

Практическая схема унитарного дешифратора на логических элементах приведена на рис. 16.3. Работа дешифратора заключается в следующем: при подаче сигнала $C = 1$ все выходы F дешифратора закрыты и равны «1»; если же $C = 0$, то на одном выходе будет присутствовать сигнал «0», а на остальных — сигнал «1».

Таблица переходов (состояний) унитарного дешифратора на логических элементах на 3 входа и 8 выходов представлена в табл. 16.2.

Временные диаграммы работы схемы унитарного дешифратора на логических элементах приведены на рис. 16.4.




Рис. 16.3. Схема унитарного дешифратора на логических элементах на 3 входа и 8 выходов

Таблица 16.2

| № | A ₃ | A ₂ | A ₁ | F ₀ | F ₁ | F ₂ | F ₃ | F ₄ | F ₅ | F ₆ | F ₇ |
|---|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|----------------|
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 |
| 1 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 |
| 2 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 |
| 3 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 | 1 |
| 4 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 0 | 1 | 1 | 1 |
| 5 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 1 |
| 6 | 1 | 1 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 1 |
| 7 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 0 |




Рис. 16.4. Временные диаграммы работы схемы унитарного дешифратора на логических элементах

16.2.3. Схема унитарного многоступенчатого дешифратора

Схема многоступенчатого дешифратора может быть спроектирована путем объединения нескольких простых схем унитарного дешифратора. Пусть имеется схема дешифратора на 2 входа и 4 выхода, представленная на рис. 16.5, и необходимо построить схему дешифратора на 4 входа и 16 выходов. В этом случае схема такого многоступенчатого дешифратора будет иметь вид, представленный на рис. 16.6.

Временные диаграммы работы схемы унитарного многоступенчатого дешифратора приведены на рис. 16.7.




Рис. 16.5. Функциональное обозначение дешифратора на 2 входа и 4 выхода




Рис. 16.6. Схема унитарного многоступенчатого дешифратора




Рис. 16.7. Временные диаграммы работы схемы унитарного многоступенчатого дешифратора

16.2.4. Схема прямоугольного дешифратора

Разновидностью многоступенчатого дешифратора является прямоугольный дешифратор, который при большом числе разрядов дешифрируемого слова является более удобным и экономичным. Количество ступеней дешифратора зависит от числа групп, на которое разбивается многоразрядное дешифрируемое двоичное число. В первой ступени такого дешифратора содержатся несколько линейных дешифраторов, число которых зависит от числа ступеней. На второй ступени дешифратора, которая может быть конечной или промежуточной, образуются произведения сигналов, поступающих из линейных дешифраторов первой ступени. В качестве примера рассмотрим схему прямоугольного двухступенчатого дешифратора на 4 разряда, приведенную на рис. 16.8. Четырехразрядное число в таком дешифраторе разби-




Рис. 16.8. Схема прямоугольного дешифратора

вается на 2 группы по 2 разряда в каждой группе. Каждая группа разрядов числа дешифрируется линейным дешифратором. Во второй ступени формируются выходные сигналы дешифратора.

Для двухступенчатого прямоугольного дешифратора справедливы следующие соотношения совокупности переключающих функций ($i = (n + 1)/2$ при n нечетном, $i = n/2$ при n четном, где n — количество разрядов дешифратора, i — номер сигнала), приведенные в табл. 16.3.

Таблица 16.3

| Функция | Номер выходного сигнала |
|--|-------------------------|
| $F_0 = \overline{x_n} \cdots \overline{x_{i+1}} x_i \cdots \overline{x_1}$ | 0 |
| $F_1 = \overline{x_n} \cdots \overline{x_{i+1}} x_i \cdots x_1$ | 1 |
| | ... |
| $F_{2^n-2} = x_n \cdots x_{i+1} x_i \cdots \overline{x_1}$ | $2^n - 2$ |
| $F_{2^n-1} = x_n \cdots x_{i+1} x_i \cdots x_1$ | $2^n - 1$ |

Временные диаграммы работы схемы прямоугольного дешифратора приведены на рис. 16.9.




Рис. 16.9. Временные диаграммы работы схемы прямоугольного дешифратора

16.2.5. Схема семисегментного дешифратора на логических элементах

Семисегментный дешифратор предназначен для преобразования двоичного кода в семисегментный код, с помощью которого можно управлять семисегментным индикатором. Схема семи-




Рис. 16.10. Схема семисегментного дешифратора на логических элементах




Рис. 16.11. Временные диаграммы работы схемы семисегментного дешифратора

сегментного дешифратора на логических элементах приведена на рис. 16.10.

Временные диаграммы работы схемы семисегментного дешифратора на логических элементах приведены на рис. 16.11.

16.2.6. Схема семисегментного дешифратора на базе преобразователя типа 7448

Рассмотренную выше схему семисегментного дешифратора на логических элементах (см. рис. 16.10) удастся упростить за счет использования стандартных микросхем преобразователей сигналов из библиотеки ППП Micro-Cap. Схема семисегментного дешифратора на базе преобразователя типа 7448 из библиотеки Micro-Cap приведена на рис. 16.12.




Рис. 16.12. Схема семисегментного дешифратора на базе преобразователя типа 7448

Таблица переходов состояний данного семисегментного дешифратора представлена в виде табл. 16.4.

Таблица 16.4

| № вх. сигн. | Входы дешифратора | | | | Входы индикатора | | | | | | | Индикатор |
|-------------|-------------------|----------------|----------------|----------------|------------------|---|---|---|---|---|---|-----------|
| | A ₄ | A ₃ | A ₂ | A ₁ | A | B | C | D | E | F | G | |
| 0 | 0 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 |
| 1 | 0 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 |
| 2 | 0 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 2 |
| 3 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 1 | 3 |
| 4 | 0 | 1 | 0 | 0 | 0 | 1 | 1 | 0 | 0 | 1 | 1 | 4 |
| 5 | 0 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 0 | 1 | 1 | 5 |
| 6 | 0 | 1 | 1 | 0 | 1 | 0 | 1 | 1 | 1 | 0 | 1 | 6 |
| 7 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 0 | 0 | 0 | 0 | 7 |
| 8 | 1 | 0 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 1 | 1 | 8 |
| 9 | 1 | 0 | 0 | 1 | 1 | 1 | 1 | 1 | 0 | 1 | 0 | 9 |








16.3. Порядок выполнения

1. Соберите схему в соответствии с рис. 16.3.


1.1. При проектировании практических схем дешифраторов воспользуйтесь элементами из табл. 16.5.

Таблица 16.5

Графические элементы при проектировании схем
(модели Digital Primitives)

| Графический элемент | Название элемента | |
|---|---|---|
|  | Stim4 | Программируемый генератор цифрового сигнала |
|  | DClock | Генератор цифрового сигнала |
|  | Inverter | Логическое «Не» |
|  | Nand3 | Логическое «3И-Не» |
|  | Or2 | Логическое «2Или» |
|  | Animated Digital LED | Цифровой светодиод |
|  | 74HC139: Dual 2-Line To 4-Line Decoder | Дешифратор на 2 входа и 4 выхода |
|  | Nand2 | Логическое «2И-Не» |
|  | And4 | Логическое «4И» |
|  | Or5 | Логическое «5Или» |
|  | Nor4 | Логическое «4Или-Не» |

Окончание табл. 16.5

| Графический элемент | Название элемента | |
|---|------------------------------------|---------------------------------------|
|  | Animated Seven Segment | Семисегментный индикатор |
|  | Animated Digital Switch | Цифровой переключатель сигнала |
|  | Fixed digital | Постоянный источник цифрового сигнала |
|  | 7448: BCD To Seven Segment Decoder | Семисегментный дешифратор |

1.2. Для установки необходимого узла следует переключиться из режима выбора «Select Mode»  в текстовый режим «Text Mode» **T** (Ctrl + T), щелкнуть левой кнопкой мыши в свободной от схемы области, набрать текст-название узла в поле ввода, переключиться в исходный режим «Select Mode»  (Ctrl + E) и перетащить созданную текстовую метку к требуемому месту на схеме.

2. Проведите анализ.

2.1. Вызовите анализ переходных процессов с помощью пункта меню «Analysis → Transient...» (Alt + 1).

2.2. В открывшемся окне «Transient Analysis Limits» установите параметры в соответствии с рис. 16.13.

2.3. Нажмите кнопку «Run» для запуска.

2.4. В открывшейся вкладке вы увидите временные диаграммы работы данной схемы.

2.4.1. Для того чтобы после каждого импульса происходила задержка сигнала во времени, необходимо выполнить следующие действия: найти и выбрать вкладку «Scope», далее — «Animate Options» и в открывшемся окне выбрать «Wait for Time Delay», где «Time Delay» = «0.5», нажать «OK» и перезапустить анализ.

2.5. Для завершения анализа и возвращения к редактированию схемы следует выбрать пункт меню «Transient → Exit Analysis» (F3).




Рис. 16.13. Окно «Transient Analysis Limits»

3. Зарисуйте и проанализируйте полученные временные диаграммы.

4. Повторите пп. 1–3 для схем на рис. 16.6, 16.8, 16.10 и 16.12.

5. По указанию преподавателя выполните один или несколько из пп. 5.1–5.4.

5.1. Используя схемы, представленные на рис. 16.3 и 16.6, установите входные данные в программируемом источнике таким образом, чтобы при анализе временных диаграмм на выходах дешифратора получилась «галочка».

5.2. Используя схему, представленную на рис. 16.8, установите входные данные в программируемом источнике таким образом, чтобы при анализе временных диаграмм на выходах дешифратора получилась «галочка из прямоугольников». Постройте таблицу переходов (состояний) для данной схемы дешифратора.

5.3. На основе информации о случайном выборе числа в программируемом источнике, находящейся в табл. 16.6, реализуйте программирование генератора входных сигналов, используя атрибуты «Format» и «Command». Пример необходимой временной диаграммы представлен на рис. 16.14.

5.4. На основе микросхемы семисегментного дешифратора постройте схему дешифратора, в которой на семисегментных индикаторах будет высвечиваться «САПР_ВС».

Таблица 16.6

| Вход микросхемы | Кодированный сигнал |
|--|--|
| <p>CLK для всех схем</p> <p>Для схемы унитарного дешифратора на логических элементах</p> | <pre>ZEROWIDTH = 0.5 u ONEWIDTH = 0.5u FORMAT = 13 COMMAND = Repeat7 .define Repeat7 +0us 00 +1us 07 +Repeat 7 Times ++1us Decr by 01 +Endrepeat ++1us 00 +Repeat 7 Times ++1us Incr by 01 +Endrepeat ++1us 00</pre> |
| <p>Для схем многоступенчатых дешифраторов</p> | <pre>FORMAT = 4 COMMAND = Repeat15 .define Repeat15 +0us 0 +1us F +Repeat 15 Times ++1us Decr by 1 +Endrepeat ++1us 0 +Repeat 15 Times ++1us Incr by 1 +Endrepeat ++1us 0</pre> |
| <p>Для схем семисегментных дешифраторов</p> | <pre>FORMAT = 4 COMMAND = Repeat9 .define Repeat9 ...</pre> |
| <p>Случайный выбор входных воздействий</p> | <pre>FORMAT = 1111 COMMAND = Random10 .define Random10 +0us 100? ++1us 100? +label=start ++1us 0??? ++1us goto start -1 times</pre> |




Рис. 16.14. Пример временных диаграмм для п. 5.3

6. Составьте отчет по следующим пунктам:

- а) титульный лист по ГОСТ;
- б) цель работы, исследуемые практические схемы дешифраторов, их таблицы состояний (переходов);
- в) экспериментальные данные;
- г) проверка результатов проведенных исследований;
- д) выводы по работе.

Контрольные вопросы

1. Определение и условные обозначения дешифраторов.
2. Приведите классификацию цифровых схем дешифраторов.
3. Запишите совокупность переключающих функций, реализуемую унитарным дешифратором.
4. Поясните принцип функционирования унитарного позиционного дешифратора.
5. Поясните принцип функционирования прямоугольного дешифратора.
6. Поясните принцип функционирования семисегментного дешифратора.
7. Поясните практическое применение дешифраторов.

17 ПРОЕКТИРОВАНИЕ МНОГОКАСКАДНОГО УСИЛИТЕЛЯ ПЕРЕМЕННОГО ТОКА

17.1. Цели и тематика курсового проектирования

Целями курсового проектирования являются:

- изучение методов проектирования и разработки электронных устройств в соответствии с данными технического задания;
- расчет статических и динамических параметров электронных устройств;
- практическое применение программного обеспечения схемотехнического моделирования электронных устройств.

Тематика курсового проектирования. В качестве объектов проектирования предлагаются различные структуры многокаскадных усилительных устройств переменного тока с обратными связями. В общем случае усилитель может содержать несколько каскадов, соединенных между собой последовательно через цепи связи. Структурная схема n -каскадного усилителя с цепями межкаскадной связи (ЦС) и цепью общей обратной связи β показана на рис. 17.1.




Рис. 17.1. Структурная схема усилителя

Основными параметрами и характеристиками усилителя являются:

- коэффициент усиления;
- входное и выходное сопротивления;

- частотные характеристики;
- нелинейные искажения;
- динамический диапазон сигнала;
- искажение импульсных сигналов.

Исходные параметры для курсового проектирования приведены в табл. 17.1.

В качестве объектов исследования и проектирования предлагаются различные структуры многокаскадных усилительных устройств переменного тока с обратными связями. Варианты заданий приводятся в табл. 17.2.

Таблица 17.1

| Параметр | Наименование параметра |
|---|---|
| $n-p-n$ ($p-n-p$) | Тип проводимости транзистора |
| $U_{вх\max}$, мВ | Амплитудное значение входного напряжения |
| $R_{г}$, Ом | Внутреннее сопротивление источника $U_{вх}$ |
| $P_{н}$, Вт | Мощность, отдаваемая усилителем в нагрузку сопротивлением $R_{н}$ |
| $R_{н}$, Ом | Сопротивление нагрузки |
| $I_{н}$, мА | Ток, отдаваемый усилителем в нагрузку сопротивлением $R_{н}$ |
| t_{\max} , °С | Максимальная рабочая температура |
| $f_{н}$, Гц, $f_{в}$, кГц | Нижняя и верхняя циклические частоты усиливаемого сигнала в полосе Δf |
| $M_{осн}(\omega_{н})$, $M_{осв}(\omega_{в})$ | Коэффициенты частотных искажений амплитудно-частотной характеристики усилителя, задаваемые при значениях нижней $\omega_{н} = 2\pi f_{н}$ и верхней $\omega_{в} = 2\pi f_{в}$ круговых частот |

17.2. Методические указания

по выполнению курсового проектирования

17.2.1. Расчет коэффициента усиления

по напряжению усилителя

В предположении, что частотная зависимость коэффициента усиления напряжения 1-го усилительного каскада имеет вид

$$K_1(j\omega) = \frac{K_1}{1 + \omega/\omega_{в}} \quad (17.1)$$

для средних и верхних частот (например, для $\omega/\omega_{в} > 0,01$) и

$$K_1(j\omega) = \frac{K_1}{1 - j\omega_{н}/\omega} \quad (17.2)$$

Таблица 17.2

| № варианта | Тип проводимости транзистора | $U_{вх\ max}$, мВ | $R_{г}$, Ом | $P_{в}$, Вт | $R_{н}$, Ом | $I_{н}$, мА | t_{max} , °С | Δf | | $M_{ос}(\omega_{в})$ | |
|------------|--------------------------------|--------------------|--------------|--------------|--------------|--------------|----------------|--------------|---------------|-----------------------|-----------------------|
| | | | | | | | | $f_{в}$, Гц | $f_{в}$, кГц | $M_{осг}(\omega_{в})$ | $M_{осв}(\omega_{в})$ |
| 1 | <i>n-p-n</i> , <i>n</i> -канал | 100 | 10 | 0,08 | - | 15 | +60 | 50 | 50 | 0,81 | 0,81 |
| 2 | <i>p-n-p</i> , <i>p</i> -канал | 100 | 20 | 0,12 | - | 20 | +50 | 30 | 30 | 0,71 | 0,71 |
| 3 | <i>n-p-n</i> , <i>n</i> -канал | 80 | 30 | 0,08 | - | 15 | +60 | 120 | 50 | 0,82 | 0,82 |
| 4 | <i>p-n-p</i> , <i>p</i> -канал | 80 | 40 | 0,12 | - | 20 | +50 | 110 | 30 | 0,72 | 0,72 |
| 5 | <i>n-p-n</i> , <i>n</i> -канал | 50 | 50 | 0,19 | 300 | - | +45 | 90 | 90 | 0,91 | 0,91 |
| 6 | <i>p-n-p</i> , <i>p</i> -канал | 50 | 60 | 0,2 | 300 | - | +50 | 75 | 90 | 0,92 | 0,92 |
| 7 | <i>n-p-n</i> , <i>n</i> -канал | 150 | 70 | 0,19 | 300 | - | +45 | 130 | 90 | 0,93 | 0,93 |
| 8 | <i>p-n-p</i> , <i>p</i> -канал | 150 | 10 | 0,2 | 300 | - | +50 | 135 | 90 | 0,94 | 0,94 |
| 9 | <i>n-p-n</i> , <i>n</i> -канал | 120 | 20 | 0,09 | - | 12 | +65 | 20 | 50 | 0,83 | 0,83 |
| 10 | <i>p-n-p</i> , <i>p</i> -канал | 120 | 30 | 0,1 | - | 20 | +50 | 25 | 50 | 0,84 | 0,84 |
| 11 | <i>n-p-n</i> , <i>n</i> -канал | 100 | 40 | 0,09 | - | 10 | +65 | 80 | 50 | 0,85 | 0,85 |
| 12 | <i>p-n-p</i> , <i>p</i> -канал | 100 | 50 | 0,1 | - | 21 | +55 | 60 | 45 | 0,86 | 0,86 |
| 13 | <i>n-p-n</i> , <i>n</i> -канал | 250 | 60 | - | 100 | 3 | +25 | 100 | 60 | 0,94 | 0,94 |
| 14 | <i>p-n-p</i> , <i>p</i> -канал | 300 | 70 | - | 1000 | 8 | +25 | 100 | 60 | 0,95 | 0,95 |
| 15 | <i>n-p-n</i> , <i>n</i> -канал | 280 | 10 | - | 1000 | 4 | +30 | 40 | 55 | 0,96 | 0,96 |
| 16 | <i>p-n-p</i> , <i>p</i> -канал | 250 | 20 | - | 1000 | 9 | +30 | 45 | 55 | 0,95 | 0,95 |
| 17 | <i>n-p-n</i> , <i>n</i> -канал | 300 | 30 | 0,025 | - | 10 | +65 | 35 | 70 | 0,73 | 0,73 |
| 18 | <i>p-n-p</i> , <i>p</i> -канал | 320 | 40 | 0,03 | - | 9 | +60 | 35 | 70 | 0,74 | 0,74 |
| 19 | <i>n-p-n</i> , <i>n</i> -канал | 250 | 50 | 0,025 | - | 8 | +50 | 70 | 70 | 0,75 | 0,75 |
| 20 | <i>p-n-p</i> , <i>p</i> -канал | 300 | 60 | 0,03 | - | 7 | +65 | 65 | 65 | 0,76 | 0,76 |
| 21 | <i>n-p-n</i> , <i>n</i> -канал | 180 | 70 | - | 510 | 10 | +45 | 30 | 30 | 0,87 | 0,87 |
| 22 | <i>p-n-p</i> , <i>p</i> -канал | 200 | 10 | - | 510 | 12 | +50 | 30 | 30 | 0,88 | 0,88 |
| 23 | <i>n-p-n</i> , <i>n</i> -канал | 100 | 20 | - | 510 | 4 | +40 | 250 | 25 | 0,89 | 0,89 |

Продолжение табл. 17.2

| № вари-анта | Тип проводимости транзистора | $U_{вх.т.}$, мВ | $R_{г.}$, Ом | $P_{н.}$, Вт | $R_{н.}$, Ом | $I_{н.}$, мА | $t_{max.}$, °С | Δf | | $M_{ос}(\omega_{н.})$ | |
|-------------|--------------------------------|------------------|---------------|---------------|---------------|---------------|-----------------|---------------|----------------|------------------------|------------------------|
| | | | | | | | | $f_{н.}$, Гц | $f_{в.}$, кГц | $M_{ост}(\omega_{н.})$ | $M_{осв}(\omega_{в.})$ |
| 24 | <i>p-n-p</i> , <i>p</i> -канал | 140 | 30 | — | 510 | 5 | +45 | 90 | 25 | 0,8 | 0,8 |
| 25 | <i>n-p-n</i> , <i>n</i> -канал | 320 | 40 | 0,16 | 300 | — | +35 | 150 | 20 | 0,77 | 0,77 |
| 26 | <i>p-n-p</i> , <i>p</i> -канал | 340 | 50 | 0,2 | 200 | — | +40 | 180 | 25 | 0,81 | 0,81 |
| 27 | <i>n-p-n</i> , <i>n</i> -канал | 360 | 60 | 0,1 | 300 | — | +45 | 150 | 30 | 0,78 | 0,78 |
| 28 | <i>p-n-p</i> , <i>p</i> -канал | 380 | 70 | 0,15 | 300 | — | +50 | 180 | 30 | 0,82 | 0,82 |
| 29 | <i>n-p-n</i> , <i>n</i> -канал | 150 | 10 | 0,18 | 900 | — | +30 | 200 | 60 | 0,9 | 0,9 |
| 30 | <i>p-n-p</i> , <i>p</i> -канал | 200 | 20 | 0,22 | 900 | — | +35 | 150 | 55 | 0,79 | 0,79 |
| 31 | <i>n-p-n</i> , <i>n</i> -канал | 400 | 30 | 0,08 | — | 7 | +45 | 20 | 200 | 0,83 | 0,83 |
| 32 | <i>p-n-p</i> , <i>p</i> -канал | 350 | 40 | 0,08 | — | 20 | +50 | 30 | 200 | 0,84 | 0,84 |
| 33 | <i>n-p-n</i> , <i>n</i> -канал | 350 | 50 | 0,08 | — | 6 | +50 | 180 | 180 | 0,85 | 0,85 |
| 34 | <i>p-n-p</i> , <i>p</i> -канал | 300 | 60 | 0,08 | — | 25 | +45 | 190 | 190 | 0,86 | 0,86 |
| 35 | <i>n-p-n</i> , <i>n</i> -канал | 100 | 70 | — | 800 | 5 | +65 | 40 | 140 | 0,71 | 0,71 |
| 36 | <i>p-n-p</i> , <i>p</i> -канал | 120 | 10 | — | 800 | 6 | +60 | 35 | 135 | 0,72 | 0,72 |
| 37 | <i>n-p-n</i> , <i>n</i> -канал | 140 | 20 | — | 800 | 7 | +50 | 140 | 140 | 0,73 | 0,73 |
| 38 | <i>p-n-p</i> , <i>p</i> -канал | 160 | 30 | — | 800 | 8 | +45 | 130 | 130 | 0,74 | 0,74 |
| 39 | <i>n-p-n</i> , <i>n</i> -канал | 280 | 40 | 0,1 | 400 | — | +30 | 70 | 80 | 0,87 | 0,87 |
| 40 | <i>p-n-p</i> , <i>p</i> -канал | 300 | 50 | 0,2 | 400 | — | +35 | 80 | 70 | 0,88 | 0,88 |
| 41 | <i>n-p-n</i> , <i>n</i> -канал | 320 | 60 | 0,25 | 400 | — | +40 | 80 | 65 | 0,89 | 0,89 |
| 42 | <i>p-n-p</i> , <i>p</i> -канал | 340 | 70 | 0,09 | 400 | — | +45 | 90 | 75 | 0,8 | 0,8 |
| 43 | <i>n-p-n</i> , <i>n</i> -канал | 120 | 10 | — | 450 | 5 | +30 | 15 | 45 | 0,75 | 0,75 |
| 44 | <i>p-n-p</i> , <i>p</i> -канал | 250 | 20 | — | 450 | 8 | +65 | 20 | 60 | 0,76 | 0,76 |
| 45 | <i>n-p-n</i> , <i>n</i> -канал | 440 | 30 | — | 450 | 10 | +50 | 50 | 50 | 0,77 | 0,77 |
| 46 | <i>p-n-p</i> , <i>p</i> -канал | 340 | 40 | — | 450 | 12 | +45 | 85 | 85 | 0,78 | 0,78 |

Окончание табл. 17.2

| № вари- анта | Тип проводимости транзистора | $U_{вх\ n}$, мВ | $R_{гг}$, Ом | $P_{н}$, Вт | $R_{н}$, Ом | $I_{н}$, мА | t_{max} , °С | Δf | | $M_{ос}(\omega_{н})$ | |
|-----------------|------------------------------------|---------------------|------------------|-----------------|-----------------|-----------------|-------------------|--------------|---------------|-----------------------|-----------------------|
| | | | | | | | | $f_{н}$, Гц | $f_{н}$, кГц | $M_{осг}(\omega_{н})$ | $M_{осв}(\omega_{н})$ |
| 47 | <i>n-p-n</i> , <i>n</i> -канал | 200 | 50 | 0,07 | - | 7 | +55 | 100 | 110 | 0,81 | 0,81 |
| 48 | <i>p-n-p</i> , <i>p</i> -канал | 250 | 60 | 0,05 | - | 4 | +35 | 80 | 20 | 0,82 | 0,82 |
| 49 | <i>n-p-n</i> , <i>n</i> -канал | 300 | 70 | 0,012 | - | 8 | +40 | 200 | 20 | 0,83 | 0,83 |
| 50 | <i>p-n-p</i> , <i>p</i> -канал | 350 | 10 | 0,15 | - | 40 | +65 | 125 | 25 | 0,84 | 0,84 |
| 51 | <i>n-p-n</i> , <i>n</i> -канал | 80 | 20 | 0,2 | - | 20 | +40 | 40 | 28 | 0,91 | 0,91 |
| 52 | <i>p-n-p</i> , <i>p</i> -канал | 90 | 30 | 0,18 | - | 30 | +45 | 50 | 38 | 0,85 | 0,85 |
| 53 | <i>n-p-n</i> , <i>n</i> -канал | 180 | 40 | 0,05 | - | 4 | +35 | 50 | 180 | 0,79 | 0,79 |
| 54 | <i>p-n-p</i> , <i>p</i> -канал | 420 | 50 | 0,14 | - | 5 | +30 | 65 | 75 | 0,92 | 0,92 |
| 55 | <i>n-p-n</i> , <i>n</i> -канал | 350 | 60 | 0,05 | 600 | - | +50 | 30 | 35 | 0,71 | 0,71 |
| 56 | <i>p-n-p</i> , <i>p</i> -канал | 300 | 70 | 0,14 | 600 | - | +55 | 50 | 25 | 0,86 | 0,86 |
| 57 | <i>n-p-n</i> , <i>n</i> -канал | 400 | 10 | 0,05 | 600 | - | +60 | 15 | 60 | 0,93 | 0,93 |
| 58 | <i>p-n-p</i> , <i>p</i> -канал | 450 | 20 | 0,16 | 600 | - | +65 | 15 | 30 | 0,72 | 0,72 |
| 59 | <i>n-p-n</i> , <i>n</i> -канал | 380 | 30 | 0,07 | 1200 | - | +35 | 59 | 20 | 0,87 | 0,87 |
| 60 | <i>p-n-p</i> , <i>p</i> -канал | 50 | 40 | 0,2 | 1200 | - | +45 | 50 | 30 | 0,73 | 0,73 |
| 61 | <i>n-p-n</i> , <i>n</i> -канал | 55 | 50 | 0,02 | 1200 | - | +25 | 150 | 100 | 0,93 | 0,93 |
| 62 | <i>p-n-p</i> , <i>p</i> -канал | 60 | 60 | 0,03 | 1200 | - | +50 | 120 | 120 | 0,88 | 0,88 |
| 63 | <i>n-p-n</i> , <i>n</i> -канал | 220 | 70 | 0,04 | 1100 | 10 | +65 | 190 | 90 | 0,74 | 0,74 |
| 64 | <i>p-n-p</i> , <i>p</i> -канал | 240 | 10 | 0,05 | 1100 | 12 | +60 | 45 | 65 | 0,89 | 0,89 |
| 65 | <i>n-p-n</i> , <i>n</i> -канал | 260 | 20 | - | 1100 | 8 | +55 | 75 | 75 | 0,75 | 0,75 |

для нижних и средних частот (например, для $\omega_{\text{H}}/\omega > 0,01$), где K_1 — коэффициент усиления напряжения каскада в полосе пропускания, т. е. при $\omega_{\text{H}} < \omega < \omega_{\text{B}}$, зависимости коэффициента усиления разомкнутого усилителя от частоты выражаются как

$$K_{\text{B}}(j\omega) = \frac{K_1 K_2 \cdots K_n}{(1 + j\omega/\omega_{\text{B}})^n} = \frac{K}{(1 + j\omega/\omega_{\text{B}})^n} \quad (17.3)$$

для области средних и верхних частот;

$$K_{\text{H}}(j\omega) = \frac{K_1 K_2 \cdots K_n}{(1 + j\omega_{\text{H}}/\omega)^n} = \frac{K}{(1 + j\omega_{\text{H}}/\omega)^n} \quad (17.4)$$

для области нижних и средних частот;

$$K = K_1 K_2 \cdots K_n. \quad (17.5)$$

Нормированные к значению K частотные зависимости в указанных частотных диапазонах тогда имеют вид

$$M_{\text{B}}(j\omega) = \frac{K_{\text{B}}(j\omega)}{K} = \frac{1}{(1 + jx)^n}, \quad x = \frac{\omega}{\omega_{\text{B}}}; \quad (17.6)$$

$$M_{\text{H}}(j\omega) = \frac{K_{\text{H}}(j\omega)}{K} = \frac{1}{(1 - jx)^n}, \quad x = \frac{\omega_{\text{H}}}{\omega}. \quad (17.7)$$

В предположении, что цепь β вещественна, частотные зависимости коэффициента усиления напряжения замкнутого усилителя выражаются как

$$\begin{aligned} K_{\text{осв}}(j\omega) &= \frac{K_{\text{B}}(j\omega)}{1 - K_{\text{B}}(j\omega)\beta} = \frac{K}{(1 + jx)^n - K\beta} = \\ &= \frac{K}{1 - K\beta} \frac{1 - K\beta}{(1 + jx)^n - K\beta}; \end{aligned} \quad (17.8)$$

$$K_{\text{осн}}(j\omega) = \frac{K_{\text{H}}(j\omega)}{1 - K_{\text{H}}(j\omega)\beta} = \frac{K}{1 - K\beta} \frac{1 - K\beta}{(1 + jx)^n - K\beta}. \quad (17.9)$$

Нормированные к значению $K_{\text{ос}} = K/(1 - K\beta)$ частотные зависимости (17.8) и (17.9) в указанных частотных диапазонах имеют вид:

$$M_{\text{осв}}(j\omega) = \frac{K_{\text{осв}}(j\omega)}{K_{\text{ос}}} = \frac{1 - K\beta}{(1 + jx)^n - K\beta}; \quad (17.10)$$

$$M_{\text{осн}}(j\omega) = \frac{K_{\text{осн}}(j\omega)}{K_{\text{ос}}} = \frac{1 - K\beta}{(1 + jx)^n - K\beta}. \quad (17.11)$$

Модули величин $M_{\text{осв}}(j\omega)$ и $M_{\text{осн}}(j\omega)$ для значения $n = 1, 2, 3$ приведены в табл. 17.3. Выражения для $M_{\text{осв}}(j\omega)$ и $M_{\text{осн}}(j\omega)$

Таблица 17.3

| n | $M_{oc}(\omega)$ |
|-----|---|
| 1 | $M_{ocв}(\omega) = M_{ocн}(\omega) = \frac{1 - k\beta}{\sqrt{(1 - k\beta)^2 + x^2}}$ |
| 2 | $M_{ocв}(\omega) = M_{ocн}(\omega) = \frac{1 - k\beta}{\sqrt{(1 - k\beta)^2 + 2(1 + k\beta)x^2 + x^4}}$ |
| 3 | $M_{ocв}(\omega) = M_{ocн}(\omega) = \frac{1 - k\beta}{\sqrt{(1 - k\beta)^2 + 3x^2(1 + 2k\beta) + 3x^4 + x^6}}$ |

одинаковые по виду, но для разных частотных диапазонов предполагают подстановку разных значений x , а именно: $x = \omega/\omega_{в}$ для области средних и верхних частот и $x = \omega_{н}/\omega$ для области нижних и средних частот.

При заданных значениях $M_{ocн}(\omega_{н})$ и $M_{ocв}(\omega_{в})$, т. е. при $x = 1$, уравнения табл. 17.3 являются квадратными относительно $k\beta$ и могут быть разрешены, причем для усилителей с ООС реализуемым полагается отрицательный вещественный корень этих уравнений.

Для усилителей постоянного тока $\omega_{н} = 0$ и, следовательно, $M_{ocн}(\omega_{н}) = 1$.

При решении уравнений из табл. 17.3 относительно $k\beta$ коэффициент усиления разомкнутого усилителя K определяется как

$$K = K_{oc}(1 - k\beta), \quad (17.12)$$

где значение коэффициента усиления замкнутого усилителя K_{oc} с отрицательной обратной связью предполагается заданным отношением

$$K_{oc} = \frac{U_{нм}}{U_{вхт}}. \quad (17.13)$$

Действующие значения на нагрузке вычисляются по исходным параметрам:

$$P_{н} = I_{н}U_{н}; \quad (17.14)$$

$$U_{н} = I_{н}R_{н}; \quad (17.15)$$

$$I_{н} = U_{н}/R_{н}. \quad (17.16)$$

Амплитудные значения на нагрузке вычисляются по вычисленным действующим значениям:

$$I_{нм} = I_{н}\sqrt{2}; \quad (17.17)$$

$$U_{нм} = U_{н}\sqrt{2}. \quad (17.18)$$




Рис. 17.2. Схема усилительного каскада с ОЭ на БТ n - p - n -типа




Рис. 17.3. Схема усилительного каскада с ОЭ на БТ n - p - n -типа с цепью обратной связи

Расчет значения K (а следовательно, и предшествующий ему расчет $k\beta$) первоначально производится для случая $n = 1$. Далее выполняется весь последующий расчет однокаскадной структуры усилителя вплоть до вычисления максимально возможного сопротивления R_K в коллекторной цепи или R_C в стоковой цепи (рис. 17.3–17.8) и минимально возможного сопротивления $R_Э$ в эмиттерной цепи или $R_{И}$ в истоковой цепи усилительного каскада по схеме с общим эмиттером (ОЭ) для биполярных транзисторов (БТ) или общим истоком (ОИ) для полевых транзисторов (ПТ). Если рассчитанное для однокаскадной структуры значение K удовлетворяет неравенствам $K < R_K/R_Э$ ($K \leq 10$) для каскада на БТ или $K < R_C/R_{И}$ для каскада на ПТ, то однокаскадное построение усилителя можно считать приемлемым. Если значение K не удовлетворяет приведенным неравенствам, то необходимо перейти к двухкаскадной структуре, вновь для нее (т. е. для $n = 2$) вычислить K ($10 < K \leq 100$) и повторить все последующие расчеты. При невозможности реализовать заданные




Рис. 17.4. Схема усилительного каскада с ОИ на ПТ с n -каналом




Рис. 17.5. Схема усилительного каскада на ПТ с n -каналом




Рис. 17.6. Схема усилительного каскада с ОЭ на ВТ p - n - p -типа

параметры в двухкаскадной схеме аналогичным образом необходимо перейти к случаю $n = 3$ и вычислить K ($100 < K \leq 1000$).

Схемы усилительных каскадов с ОЭ на ВТ n - p - n -типа приведены на рис. 17.2, 17.3. Схемы усилительных каскадов с ОИ




Рис. 17.7. Схема усилительного каскада с ОИ на ПТ с p -каналом




Рис. 17.8. Схема усилительного каскада на ПТ с p -каналом




Рис. 17.9. Двухкаскадная схема усилителя с цепью последовательной ООС по напряжению

на ПТ с n -каналом приведены на рис. 17.4, 17.5. Схема усилительного каскада с ОЭ на ВТ p - n - p -типа приведена на рис. 17.6. На рис. 17.7, 17.8 приведены схемы усилительных каскадов с ОИ на ПТ с p -каналом. Пунктиром на рисунках показано сопротивление параллельной ООС по напряжению $R_{оc}$. Варианты двух-




Рис. 17.10. Трехкаскадная схема усилителя с цепью параллельной ООС по напряжению

и трехкаскадной структур усилителя, построенных на каскадах типа рис. 17.3 с цепями последовательной и параллельной ООС по напряжению в реализации на n - p - n , показаны на рис. 17.9 и 17.10 соответственно.

17.2.2. Статический и динамический режимы работы усилительных каскадов

Расчет многокаскадного усилителя выполняется отдельно для каждого из каскадов, начиная с выходного каскада.

Порядок расчета усилительных каскадов по постоянному току рассмотрен ниже для каскадов рис. 17.2–17.4, схемы которых в статическом режиме приведены на рис. 17.11. На рис. 17.14, 17.15 показаны вольтамперные характеристики (ВАХ) транзисторов и графики мгновенных значений токов $I_K(t)$, $I_C(t)$ и напряжений $U_{KЭ}(t)$, $U_{СИ}(t)$, необходимые для определения рабочей точки A (точки покоя) каскада в предположении режима класса A .

Расчет статического режима усилителя начинается с выходного каскада, исходные параметры которого определены требованиями технического задания.

Выбор рабочей точки усилительного каскада. Выбор рабочей точки A транзистора в режиме покоя, когда входной сигнал отсутствует, сводится к выбору тока коллектора I_{KA} и напряжения $U_{KЭA}$, тока стока I_{CA} и напряжения $U_{СИA}$ в соответствующих схемах рис. 17.11 в первоначальном предположении $RЭ = RИ = 0$, т. е. при заземленных эмиттере и истоке.

Точка выбирается исходя из заданных значений амплитуды напряжения на коллекторе (стоке) $U_{нм}$ и тока коллектора (стока)




Рис. 17.11. Статический режим работы транзистора

$I_{нм}$, которые по заданным значениям $U_{н}$ и $I_{н}$ определяются как:

$$I_{нм} = I_{н} \sqrt{2};$$

$$U_{нм} = U_{н} \sqrt{2}.$$

Для режима класса А координаты рабочей точки А должны удовлетворять неравенствам:

$$U_{КЭА} \geq |U_{нм} + U_{КЭ\min}|; \quad I_{КА} = \frac{I_{нм}}{K_3} \quad (17.19)$$

или

$$I_{К\min} = 0,1 I_{н\min} \rightarrow I_{КА} = I_{нм} + I_{К\min} \text{ для каскада на ВТ};$$

$$U_{СИА} \geq |U_{нм} + U_{СИ\min}|; \quad I_{СА} > \frac{I_{нм}}{K_3} \text{ для каскада на ПТ}, \quad (17.20)$$

где $U_{КЭ\min}$, $U_{СИ\min}$ — напряжение на коллекторе (стоке), соответствующее началу квазигоризонтального участка выходных ВАХ (рис. 17.12, 17.13); $K_3 = 0,7 \dots 0,95$ — коэффициент запаса.

Для транзисторов малой мощности рекомендуется принять

$$|U_{КЭ\min}| = |U_{СИ\min}| = 1 \dots 2,5 \text{ В},$$

а для мощных транзисторов:

$$|U_{КЭ\min}| = |U_{СИ\min}| = 2,5 \dots 4 \text{ В}.$$

Для каскадов с ОЭ и ОИ, работающих в классе А, напряжения $U_{КЭА}$ и $U_{СИА}$ связаны со значениями напряжения питания $E_{п}$ соотношениями:

$$E_{п} = \begin{cases} 2U_{КЭА} & \text{для схемы с ОЭ;} \\ 2U_{СИА} & \text{для схемы с ОИ.} \end{cases} \quad (17.21)$$

Значение $E_{п}$ при вычисленных по (17.19) и (17.20) величин




Рис. 17.12. Выбор рабочей точки усилительного каскада на ВТ




Рис. 17.13. Выбор рабочей точки усилительного каскада на ПТ

$U_{KЭA}$ и $U_{СИA}$ определяется по соотношению (17.21) и округляются до ближайшего большего значения из ряда напряжений питания.

Стандартный ряд напряжений питания E_n имеет следующий

вид:

$$E_{\pi} = \{5,6; 6,3; 10; 12,6; 24; 27; 36; 40; 50; 60; 70; 80; 90; 100\}.$$

Далее необходимо предварительно оценить мощность транзистора по выражению

$$P_K = I_{\text{нм}} U_{\text{нм}}. \quad (17.22)$$

Для удобства расчета графики строим на миллиметровке, поэтому выбираем I_{KA} , $U_{KЭA}$ так, чтобы I_{KA} и $U_{KЭA}$ были целыми значениями.

Выбор сопротивлений R_K (R_C) и $R_{Э}$ (R_{Π}). Построение статической и динамической линий нагрузки. Для усиительного каскада на БТ (см. рис. 17.2, 17.3) сопротивление R_K вычисляется из выражения

$$R_K = \frac{E - U_{KЭA}}{I_{KA}}, \quad (17.23)$$

где $U_{KЭA}$ — потенциал коллектора принимается равным значению, рассчитанному по (17.19). На семействе выходных ВАХ транзистора может быть построена линия нагрузки R_K , как показано на рис. 17.12.

Для хорошей термостабилизации каскада с общим эмиттером значение сопротивления $R_{Э}$ выбираем из соотношения:

$$R_{Э} = (0,1 \dots 0,3) R_K. \quad (17.24)$$

Положение линии распределенной нагрузки после фиксации значений R_K и $R_{Э}$ может быть определено из следующих соотношений:

$$\begin{aligned} U_K &= E - I_K R_K; \\ U_{Э} &= I_{Э} R_{Э} = I_K R_{Э}; \\ U_{KЭ} &= U_K - U_{Э} = E - I_K (R_K + R_{Э}); \end{aligned} \quad (17.25)$$

$$I_K = \frac{E}{R_K + R_{Э}} - \frac{U_{KЭ}}{R_K + R_{Э}}. \quad (17.26)$$

В выражениях (17.25), (17.26) U_K , $U_{Э}$, $U_{KЭ}$, I_K и $I_{Э}$ — соответственно текущие значения потенциалов коллектора, эмиттера, напряжения коллектор-эмиттер, токов коллектора и эмиттера.

По выражению (17.26) на семейство выходных ВАХ наносится линия нагрузки $I_K = f(U_{KЭ})$ и при значениях $I_K = I_{KA}$ уточняется положение рабочей точки A' . Через эту точку на се-

мействе ВАХ отмечается характеристика с параметром I_{BA} , и для нее рассчитывается новая координата $U_{KЭA}$.

Следует заметить, что при значениях $R_{Э}$, определенных по выражению (17.24), положение рабочей точки A изменяется несущественно и этой коррекцией можно пренебречь. Через зафиксированную рабочую точку (рис. 17.14, точка A) далее проводится линия динамической нагрузки под углом

$$\varphi = \text{arcctg} \left(\frac{R_K \parallel R_H}{K_M} \right) \quad (17.27)$$

и проверяются значения амплитуд тока $I_{нм}$ и напряжения $U_{нм}$ и $U_{KЭA}$. Если значения $U_{нм}$ и $U_{KЭA}$ при заданных $I_{нм}$ не удовлетворяют исходным данным, то назначается следующее большее $E'_п$ напряжение питания из ряда, линия R_K переносится параллельно, выбирается новое положение рабочей точки (рис. 17.14, точка A'), через нее параллельно сносится линия динамической нагрузки и вновь проверяются значения $I_{нм}$ и $U_{нм}$.




Рис. 17.14. Выбор рабочей точки усилительного каскада на ВТ

Последовательность действий при выборе рабочей точки для усилительного каскада на биполярном транзисторе по схемам рис. 17.2, 17.3 и 17.6 имеет следующий вид.

1. На семействе выходных ВАХ с параметром I_{BA} определяем координаты рабочей точки A [I_{KA} ; $U_{KЭA}$].
2. Отмечаем точку $E_{пA} = 2U_{KЭA}$ на выходной ВАХ транзистора. Далее через две точки $E_{пA}$ и A проводим линию нагрузки,

которая показывает возможную зависимость I_K от $U_{KЭ}$:

$$I_{KA} = \frac{E_{пA} - U_{KЭA}}{R_{KA}}$$

3. Для хорошей термостабилизации каскада с общим эмиттером выбираем $R_{Э} = (0,1 \dots 0,3)R_K$.

4. С учетом $R_{Э}$ линия нагрузки примет вид

$$I_{KA} = \frac{E_{пA} - U_{KЭA}}{R_K + R_{Э}}$$

5. Проецируем точку A на новую линию нагрузки с учетом $R_{Э}$ и получаем новую точку A' [$I_{KA'}$; $U_{KЭA'}$].

6. Через точку A' проводим динамическую линию нагрузки под углом

$$\varphi = \text{arccctg} \left(\frac{R_K \parallel R_{н}}{K_m} \right),$$

где

$$R_K \parallel R_{н} = \frac{R_K R_{н}}{R_K + R_{н}}; \quad K_m = \frac{M_U [\text{В/дел}]}{M_I [\text{А/дел}]} = \frac{2 \text{ В}}{2 \cdot 10^{-3} \text{ А}} = 1000;$$

$$R_K \parallel R_{н} < R_K,$$

где K_m — коэффициент масштаба, учитывающий разницу в масштабах по оси напряжения (В) и тока (А).

Динамическая линия нагрузки показывает возможную зависимость I_K от $U_{KЭ}$ при подаче на вход усилителя переменного сигнала.

7. Из графика находим $U_{KЭA' \max}$ — максимальное переменное напряжение, которое может быть получено на выходе данного каскада.

8. Проверяем условие: $U_{KЭA' \max} > U_{нт}$ — напряжение на нагрузке, рассчитанное ранее по исходным данным.

9. Если условие не выполняется, то выбираем новое (следующее) напряжение $E_{пA'}$ из стандартного ряда и повторяем построения:

- отмечаем точку $E_{пA'}$;
- под углом α строим статическую линию нагрузки;
- проецируем точку A' на новую линию нагрузки и получаем точку A'' (по перпендикулярам);
- отмечаем координаты рабочей точки A'' [$I_{KA''}$; $U_{KЭA''}$];
- через точку A'' под углом φ проводим новую динамическую линию нагрузки;

- проверяем условие $U_{КЭ A'' \max} > U_{КЭ A' \max}$ ($U_{КЭ A''}$ находим из графика);
- проверяем условие $U_{КЭ A'' \max} > U_{\text{нт}}$.

Если условие выполняется, то точку A'' переименовываем в точку P и выбор рабочей точки на этом заканчиваем. Если нет, то повторяем с пункта 9.

Для усилительного каскада на ПТ сопротивление R_C рассчитывается аналогично выражению (17.23) как

$$R_C = \frac{E - U_{\text{СИ}A}}{I_{CA}}, \quad (17.28)$$

где $U_{\text{СИ}A}$ — потенциал стока, принимается равным значению, рассчитанному по (17.20).

На семействе выходных ВАХ транзистора может быть построена линия нагрузки R_C , как показано на рис. 17.15.




Рис. 17.15. Выбор рабочей точки усилительного каскада на ПТ

Значение сопротивления R_H рассчитывается по выбранному току I_{CA} и напряжению смещения $U_{\text{ЗИ}A}$, определенному по параметру ВАХ, проходящей на рис. 17.15 через точку A :

$$R_H = \frac{U_{\text{ЗИ}A}}{I_{CA}}. \quad (17.29)$$

Положение рабочей точки A с учетом значения R_H , вычисленного по (17.29), уточняется по уравнению линии нагрузки:

$$I_C = \frac{E}{R_C} + R_H - \frac{U_{\text{СИ}}}{R_C + R_H} \quad (17.30)$$

при заданном токе $I_{CA'}$ (точка A' на рис. 17.15).

Для точки A' из графика рис. 17.15 определяются значения $U_{\text{ЗИ}A'}$ и $U_{\text{СИ}A'}$.




Рис. 17.16. Итоговая рабочая точка P усилительного каскада на БТ




Рис. 17.17. Определение h -параметров усилительного каскада

Положение итоговой рабочей точки P усилительного каскада на БТ показано на рис. 17.16.

Из выходной ВАХ транзистора (рис. 17.17) определяем следующие значения.

1. $\beta = h_{210Э}$ — коэффициент усиления по току для схемы с общим эмиттером:

$$\beta = \left. \frac{\Delta I_K}{\Delta I_B} \right|_{U_{КЭ}=\text{const}} \quad (17.31)$$

Расчет β проводим следующим образом.

- На линии $U_{КЭP} = \text{const}$ откладываем две точки A и B : точка $A \rightarrow I_{BA}$; точка $B \rightarrow I_{BB}$.
- Для точек A и B находим $I_{KA} = I_{K1}$; $I_{KB} = I_{K2}$;
- $\beta = \left. \frac{\Delta I_K}{\Delta I_B} \right|_{U_{КЭ}=\text{const}} = \left. \frac{I_{K2} - I_{K1}}{I_{B2} - I_{B1}} \right|_{U_{КЭ}=\text{const}}$

2. $I_{B P}$ определяем из выходной ВАХ по графику, зная точки и значение на графике $I_{K P}$ и $U_{KЭ P}$.

Из входной ВАХ транзистора $I_B = f(U_{BЭ})|_{U_{KЭ}=\text{const}}$ (см. рис. 17.17) определяем следующие значения.

1. Отмечаем точку P на входной ВАХ. Из выходной ВАХ определяем $I_{B P}$ и откладываем это значение на входной ВАХ.

- Проводим линию до пересечения с линией $U_{KЭ P}$ (горизонтально).
- Проводим линию параллельно оси I_B , определяем $U_{BЭ P}$.

2. $h_{110Э} = h_{вх0Э}$ — входное сопротивление транзистора для схемы с общим эмиттером находим по следующей формуле:

$$h_{110Э} = \left. \frac{\Delta U_{BЭ}}{\Delta I_B} \right|_{U_{KЭ P}=\text{const}} \quad (17.32)$$

Особенности. Если $R_H < R_K$, то угол $\varphi \gg \alpha$, тогда динамическая линия нагрузки слишком крутая и значение $U_{KЭ \max}$ — слишком маленькое.

Для выполнения условия $U_{KЭ \max} > U_{нт}$ необходимо сильно увеличивать $E_{п}$. Для устранения этого недостатка на выход усилительного каскада необходимо поставить эмиттерный повторитель (схема с общим коллектором). Схема усилительного каскада с эмиттерным повторителем на выходе приведена на рис. 17.18.




Рис. 17.18. Усилительный каскад с ОЭ при включении в схему эмиттерного повторителя

В этом случае последовательность расчета усилительного каскада имеет следующий вид.

1. После двух перемещений $E_{п}$ условие $U_{KЭ \max} > U_{нт}$ не выполняется.

2. Считаем, что полученная рабочая точка P — окончательная рабочая точка. Выбираем для нее транзистор ($U_{КЭ\max} > U_{н\text{т}}$) из справочника по указанным параметрам.

3. Строим ВАХ и определяем коэффициент усиления по току для схемы с общим эмиттером $h_{210Э} = \beta$, $V_{T2} = V_{T1}$.

4. Полагаем, что $R'_Э = R_{\text{н}}$.

Теперь $R_{\text{н}}$ для транзистора V_{T1} будет $R_{\text{вх} V_{T2}}$ транзистора V_{T2} , тогда новая динамическая линия нагрузки будет проходить через точку P под новым углом φ' :

$$\varphi' = \text{arcctg} \left(\frac{R_{\text{К}} \parallel R_{\text{вх} V_{T2}}}{K_{\text{М}}} \right). \quad (17.33)$$

5. Для схемы с общим коллектором $R_{\text{вх} V_{T2}} = R_{\text{вх} \text{ОК}} = (\beta + 1)(R'_Э \parallel R_{\text{н}})$, где $R_{\text{вх} \text{ОК}}$ — входное сопротивление транзистора для схемы с общим коллектором; так как $R'_Э = R_{\text{н}}$, то $R'_Э \parallel R_{\text{н}} = R_{\text{н}}/2$ и $R_{\text{вх} V_{T2}} = \frac{(\beta+1)}{2} R_{\text{н}}$, таким образом, схема с общим коллектором увеличивает $R_{\text{н}}$ в $(\beta + 1)/2$ раза.

Пример. Пусть $R_{\text{К}} = 1 \text{ кОм}$, $R_{\text{н}} = 1 \text{ кОм}$; $\beta = 99$, тогда

$$\alpha = \text{arcctg} (R_{\text{К}}/K_{\text{М}});$$

$$\varphi' = \text{arcctg} \left(\frac{1 \text{ кОм} \parallel 1 \text{ кОм}}{K_{\text{М}}} \right) = \text{arcctg} \left(\frac{500}{K_{\text{М}}} \right);$$

$$R_{\text{вх} V_{T2}} = \frac{99 + 1}{2} R_{\text{н}} = 50 R_{\text{н}};$$

$$\varphi' = \text{arcctg} \left(\frac{1 \text{ кОм} \parallel 50 \text{ кОм}}{K_{\text{М}}} \right) \approx \text{arcctg} \left(\frac{\text{чуть меньше } 1 \text{ кОм}}{K_{\text{М}}} \right).$$

Угол φ' будет немного больше угла α , и условие $U_{КЭ\max} > U_{\text{н\text{т}}}$ будет выполняться.

Выбор транзистора. В общем случае транзисторы можно классифицировать следующим образом.

По проводимости: структуры $n\text{-}p\text{-}n$ - ($p\text{-}n\text{-}p$)-типа.

По мощности (в справочнике) $P_{\text{К}}$:

- ВМ — транзистор большой мощности;
- СМ — транзистор средней мощности;
- ММ — транзистор малой мощности.

По частоте f_{max} :

- СВЧ — сверхвысокочастотный транзистор;
- ВЧ — высокочастотный транзистор;
- СЧ — среднечастотный транзистор;
- НЧ — низкочастотный транзистор.

Таблица 17.4

| Рассчитанные значения | Условие выбора | Предельно допустимые значения из справочника |
|--|----------------|--|
| P_K — мощность на коллекторе транзистора, Вт: $P_K = I_{KA} U_{KЭA}$ | < | $P_{Kдоп}(P_{Kmax})$ — максимальная мощность на коллекторе транзистора, Вт |
| $E_{п}$, В | < | $U_{KЭmax}(U_{KBmax})$, В |
| $I_{Kmax} = 2I_{KA}$, А, где I_{KA} — координата рабочей точки транзистора | < | $I_{Kдоп}(I_{Kmax})$ — максимальный ток на коллекторе транзистора, А |
| $f_{max} = 10f_v$ по заданию, кГц | < | f_{α} — частота единичного усиления, кГц |
| $n-p-n / p-n-p$ (тип проводимости транзистора по заданию) | | $n-p-n / p-n-p$ ВАХ транзистора |



Рис. 17.19. Классификация транзисторов усилительных каскадов

Выбор транзистора осуществляется по данным табл. 17.4. Классификация транзисторов усилительных каскадов приведена на рис. 17.19.

Транзисторы усилительных каскадов выбирают по справочникам и должны удовлетворять при заданной t_{max} следующим требованиям:

- справочные величины максимально допустимых мощностей $P_{Kдоп}$, $P_{Cдоп}$ не меньше значений P_{Kmax} , $P_{СИmax}$;
- справочные величины максимально допустимых значений токов $I_{Kдоп}$, $I_{Cдоп}$ и напряжений $U_{KЭдоп}$, $U_{СИдоп}$ соответственно не меньше значений I_{Kmax} , I_{Cmax} , $U_{KЭmax}$, $U_{СИmax}$.

Далее строится предположительная область ВАХ транзисторов каскада, ограниченная значениями:

$$I_{K \max} = 2I_{KA}; \quad U_{KЭ \max} = E_{п}$$

и гиперболой

$$P_{K \max} = I_{KA} U_{KЭA},$$

максимально рассеиваемой на коллекторе мощности для каскада на БТ, и соответственно значениями:

$$I_{C \max} = 2I_{CA}; \quad U_{СИ \max} = E_{п}$$

и гиперболой

$$P_{C \max} = I_{CA} U_{СИA}$$

для каскада на ПТ.

Далее из справочников для выбранного транзистора вырисовываются их реальные выходные, входные и передаточные ВАХ, по которым ведется дальнейший расчет (табл. 17.5). На семейства выходных ВАХ наносится гипербола максимально рассеиваемой мощности $P_{K \text{доп}}$ ($P_{C \text{доп}}$).

Таблица 17.5

| $U_{KЭ}, \text{ В}$ | $U_{KЭ1} = 1 \text{ В}$ | $U_{KЭ2} = 5 \text{ В}$ | $U_{KЭ3} = 10 \text{ В}$ | ... | $E_{п}, \text{ В}$ | $U_{KЭn}, \text{ В}$ |
|---------------------|-------------------------|-------------------------|--------------------------|-----|--------------------|----------------------|
| $I_{K}, \text{ мА}$ | $I_{K1}, \text{ мА}$ | $I_{K2}, \text{ мА}$ | $I_{K3}, \text{ мА}$ | ... | | |

Для этого из справочника для выбранного транзистора находим $P_{K \text{доп}}$ ($P_{C \max}$) и определяем I_K по следующей формуле:

$$I_K = \frac{P_{K \text{доп}}}{U_{KЭ}}. \quad (17.34)$$

Если гипербола расположена выше обеих линий нагрузки и не пересекает их, то транзистор выбран правильно, если нет, то выбираем новый транзистор.

Расчет элементов фиксации рабочей точки. Фиксация рабочей точки A' (см. рис. 17.12) для каскада на БТ, показанном на рис. 17.11, осуществляется резистивным делителем R_1 и R_2 . Связь между напряжениями и токами транзистора в режиме покоя (см. рис. 17.11) определяется следующими выражениями:

$$U_{BЭA'} = (I_A - I_{B A'})R_2 - I_{Э A'}R_Э; \quad (17.35)$$

$$U_1 = I_A R_1; \quad (17.36)$$

$$U_2 = (I_A - I_{B A'}) R_2; \quad (17.37)$$

$$E = U_1 + U_2, \quad (17.38)$$

причем $U_{B \bar{E} A'}$ находится при определенном ранее из выходных ВАХ токе $I_{B A'}$, а ток $I_{\bar{E} A'} = I_{K A'} + I_{B A'}$.

Ток делителя I_A из (17.37) находится из выражения

$$I_A = I_{B A'} + \frac{U_{B \bar{E} A'} + I_{\bar{E} A'} R_{\bar{E}}}{R_2}. \quad (17.39)$$

Сопротивление R_1 с учетом выражения (17.35) равно

$$R_1 = \frac{E - (U_{B \bar{E} A'} + I_{\bar{E} A'} R_{\bar{E}})}{U_{B \bar{E} A'} + I_{\bar{E} A'} R_{\bar{E}} + I_{B A'} R_2}. \quad (17.40)$$

Для определения R_2 используется связь значения R_2 с коэффициентом температурной нестабильности N_s , равным для схемы рис. 17.11:

$$N_s = \frac{\Delta I_K}{\Delta I_{K0}} = \frac{(R_2 + R_{\bar{E}})(1 + \beta)}{R_2 + R_{\bar{E}}(1 + \beta)}, \quad (17.41)$$

где ΔI_K , ΔI_{K0} — температурные изменения токов I_K и I_{K0} (в справочниках иногда обозначается I_{KB0} ; $\beta = h_{210 \bar{E}}$ — коэффициент усиления тока в схеме с ОЭ (определяется по выходным ВАХ в окрестностях рабочей точки).

Из справочника для выбранного транзистора находим ток I_{K0} (I_{KB}) — обратный ток коллекторного перехода. Значение данного тока необходимо уменьшить в 5...10 раз, так как обычно в справочнике оно указывается не более определенной величины и сильно завышено.

Если коэффициент N_s в диапазоне

$$N_s = \frac{\Delta I_K}{\Delta I_{K0}} = 2 \dots 15, \quad (17.42)$$

то каскад с общим эмиттером хорошо термостабилизирован, т. е. изменения температуры незначительно влияют на работу каскада.

Величина $I_{K0}(t_{\max})$ рассчитывается по эмпирическому соотношению:

$$I_{K0}(t_{\max}) = I_{K0}(t_0)(A^{(t_{\max} - t_0)/10} - 1), \quad (17.43)$$

где $I_{K0}(t_0)$ — тепловой ток коллекторного перехода, уменьшенный в 10 раз; A (для Ge) = 2; A (для Si) = 2,5 — коэффициенты; $t_0 = 20$ °C — нормальная температура окружающей среды; t_{\max} — максимальная температура из исходных данных;

$\Delta I_{K0} = I_{K0}(t_{\max}) - I_{K0}(t_0)$ — изменение тока I_{K0} от температуры; $\Delta I_K = (0,001 \dots 0,01)I_{\text{нм}}$.

По вычисленному значению N_s согласно (17.41) рассчитывается величина R_2 :

$$R_2 = \frac{R_3(1 + \beta) - N_s R_3(1 + \beta)}{N_s - (1 + \beta)}. \quad (17.44)$$

Значение R_1 определяется подстановкой величины R_2 , рассчитанной по (17.44), в соотношение (17.40). Значения сопротивлений R_1 и R_2 можно проверить следующим соотношением:

$$R_1 > R_2; \quad R_1 \approx (5 \dots 10)R_2.$$

Корректность расчета оценивается вычислением тока I_A по выражению (17.39), причем необходимо соблюдение неравенства $I_A > I_{B A'}$. Соотношение $I_A > (5 \dots 10)I_{B A'}$ считается приемлемым. При несоблюдении указанного неравенства расчет необходимо повторить, начиная с изменения значения R_3 из выражения (17.24).

Для каскадов на ПТ с управляющим p - n -переходом и ПТ с встроенным каналом фиксация рабочей точки может быть обеспечена сопротивлением в цепи истока $R_{И}$ (см. рис. 17.15). Так как ток затвора I_3 ПТ мал, то можно считать справедливым соотношение (17.21).

Сопротивление R_3 может быть рассчитано из условий температурной стабилизации рабочей точки с учетом того, что для схемы рис. 17.15 напряжение затвор-исток равно

$$U_{ЗИ} = I_3 R_3 - I_C R_{И}. \quad (17.45)$$

Температура изменения тока I_C определяется как

$$\Delta I_C = \Delta I_3 \frac{R_3}{R_{И}} - \Delta U_{ЗИ} \frac{1}{R_{И}}. \quad (17.46)$$

Изменение тока ΔI_C находится из приближенного уравнения

$$\Delta I_C = [I_{C A}(t_0/t_{\max})^{3/2} - 1], \quad (17.47)$$

где t_0 — начальная (лабораторная) температура.

Температурные изменения тока затвора ΔI_3 оцениваются так же, как и соответствующие изменения обратного тока у p - n -перехода, т.е. аналогично (17.43):

$$\Delta I_3 = I_3(t_0)2,5^{(t_{\max} - t_0)/10}, \quad (17.48)$$

где $I_3(t_0)$ — ток затвора при начальной температуре (заданной в справочнике).

Температурные изменения напряжения $U_{3И}$ могут быть определены из тех соображений, что ток I_C согласно (17.47) при росте температуры уменьшается. Тогда (см. рис. 17.15) температурные изменения $U_{3И}$ можно оценить графически как

$$\Delta U_{3И} = |U_{3И A'}(t_0) - U_{3И A'}(t_{\max})|. \quad (17.49)$$

Величина R_3 определяется из (17.45) в следующем виде:

$$R_3 = \frac{\Delta I_C R_{И} + \Delta U_{3И}}{\Delta I_3}. \quad (17.50)$$

Сопротивление R_3 вычисляется подстановкой в выражение (17.50) значений (17.47), (17.48) и (17.49).

Предварительный расчет коэффициента усиления K_U выполняется по выражению

$$K_U = -\beta \frac{R_K \parallel R_{Н}}{R_{Г} + R_{ВХ}},$$

где $R_{Г}$ — выходное сопротивление предыдущего каскада.

Так как предыдущий каскад не рассчитан, то $R_{Г} = R_{ВЫХ}$ предыдущего каскада или $R_{ВЫХ} \approx R_K$. Поэтому вместо $R_{Г}$ выберем R_K каскада, который рассчитываем, так как сопротивления R_K будут одного порядка.

Однако данная формула не учитывает падения входного тока на резистивном делителе R_1 и R_2 . Поэтому ее применяют, если $(R_1 \parallel R_2) \gg h_{110Э}$. Поэтому лучше считать по более точной формуле, которая учитывает сопротивления R_1 и R_2 :

$$K_U = -\beta \frac{R_K \parallel R_{Н}}{(h_{110Э}/R_{В} + 1)R_{Г} + h_{110Э}}, \quad (17.51)$$

где $R_{В} = R_1 \parallel R_2$.

Особенности. Емкостные элементы C_1 , C_2 и $C_Э$ лучше считать после расчета всех каскадов усилителя.

На этом расчет выходного каскада окончен.

17.2.3. Расчет промежуточного (входного) каскада

Выбор рабочей точки. Пусть у усилителя два каскада и выходной каскад предварительно рассчитан. Структурная схема двухкаскадного усилителя приведена на рис. 17.20.




Рис. 17.20. Структурная схема двухкаскадного усилителя

Определим необходимые параметры для расчета промежуточного (входного) каскада:

$$R_{\text{н}}^{(2)} = R_{\text{вх}}^{(1)} = R_1 \parallel R_2 \parallel h_{110\text{Э}}; \quad (17.52)$$

$$U_{\text{нм}}^{(2)} = U_{\text{вхм}}^{(1)} = \frac{U_{\text{нм}}^{(1)}}{|K_U^{(1)}|}, \quad (17.53)$$

где $U_{\text{нм}}$ — напряжение на нагрузке выходного каскада;

$$I_{\text{нм}}^{(2)} = \frac{U_{\text{нм}}^{(2)}}{R_{\text{нм}}^{(2)}}. \quad (17.54)$$

Замечание. Для второго каскада $U_{\text{нм}}^{(2)} \ll U_{\text{нм}}^{(1)}$. Поэтому для упрощения выбора рабочей точки, если $E_{\text{п}}$ не очень большое ($E_{\text{п}} \leq 24$ В), можно сразу выбрать $E_{\text{п}}^{(2)} = E_{\text{п}}^{(1)}$ (рис. 17.21).




Рис. 17.21. Выбор рабочей точки промежуточного (входного) каскада

Далее рассчитываем:

$$U_{KЭA'} = \frac{E_{\Pi}}{2}; \quad I_{KA'} = \frac{I_{нм}^{(2)}}{K_3}.$$

Таким образом, чтобы $I_{KA'} = I_{нм}^{(2)}/K_3$ было как можно больше, необходимо выбрать коэффициент K_3 как можно меньше.

$$R_K = \frac{E_{\Pi} - U_{KЭA}}{I_{KA}}; \quad R_{Э} = (0,1 \dots 0,3)R_K.$$

Далее строим линию нагрузки с учетом $R_{Э}$. Переносим рабочую точку в A из A' . Строим динамическую линию нагрузки через точку A под углом

$$\varphi = \text{arcctg} \left(\frac{R_K \parallel R_{н}}{K_{м}} \right).$$

Так как напряжение питания E_{Π} выбрано с запасом, то условие $U_{KЭ\max} > U_{нм}$ всегда выполняется.

На этом выбор рабочей точки закончен. Расчет остальных каскадов выполняем аналогично.

Окончательный расчет коэффициента усиления выходного каскада. После расчета промежуточного (входного) каскада необходимо уточнить $K_U^{(1)}$ выходного каскада по следующей формуле:

$$K_U = -\beta \frac{R_K \parallel R_{н}}{(h_{110Э}/R_B + 1)R_{г} + h_{110Э}},$$

где $R_{г} = R_K^{(2)}$, рассчитанного для промежуточного (входного) каскада.

Уточняем $U_{нм}^{(2)} = U_{нм}^{(1)}/|K_U^{(1)}|$, где $K_U^{(1)}$ — окончательный коэффициент усиления выходного каскада.

Проверяем по выходной характеристике, что условие $U_{нм}^{(2)} < U_{KЭ\max}^{(2)}$ выполняется.

Коэффициент усиления напряжения каскада с ОИ является чаще всего входным каскадом усилителя, в области средних частот оценивается из соотношения

$$K_U = \frac{S(R_C \parallel R_{н})}{1 + (R_C \parallel R_{н})/R_{СИ\text{диф}}}, \quad (17.55)$$

где $S = S_{\max}(1 - U_{ЗИ}/U_0)$ — крутизна передаточной ВАХ ПТ; S_{\max} , U_0 — соответственно максимальное значение крутизны и напряжение отсечки (справочные параметры); $R_{СИ\text{диф}} = dU_{СИ}/dI_C$ —

дифференциальное сопротивление ПТ, определяемое по выходным ВАХ в окрестностях рабочей точки; $R_{\text{н}}$ — входное сопротивление последующего усилительного каскада в области полосы пропускания или заданное сопротивление нагрузки, если каскад конечный; $R_{\text{с}}$ — сопротивление в цепи стока, определяемое по выражению (17.28).

17.2.4. Расчет емкостных элементов усилителя

Для каскадов на БТ (см. рис. 17.2, 17.3 и 17.6) емкости конденсаторов C_1 , C_2 и $C_{\text{Э}}$ рассчитываются по следующим выражениям:

$$C_1 \geq \frac{1}{\omega_{\text{н}}(R_{\text{Г}} + R_{\text{вх}})}, \quad (17.56)$$

где $R_{\text{вх}} = R_1 \parallel R_2 \parallel h_{11\text{Э}}$; $h_{11\text{Э}}$ — входное сопротивление БТ, определяемое по входной ВАХ в окрестностях рабочей точки отношением $h_{11\text{Э}} = \Delta U_{\text{БЭ}} / \Delta I_{\text{Б}}$;

$$C_2 \geq \frac{1}{\omega_{\text{н}}(R_{\text{К}} + R_{\text{н}})}, \quad (17.57)$$

где $R_{\text{н}}$ — сопротивление нагрузки усилителя, если каскад конечный, или входное сопротивление последующего усилительного каскада в области средних частот, если рассчитываемый каскад входной или промежуточный;

$$C_{\text{Э}} \geq \frac{3h_{21\text{Э}}}{\omega_{\text{н}}h_{11\text{Э}}}. \quad (17.58)$$

Корректность расчета емкостных элементов усилителя можно проверить следующим соотношением:

$$C_1^{(1)} = C_2^{(2)}. \quad (17.59)$$

Для каскадов на ПТ (см. рис. 17.4) при $R_{\text{Г}} < R_3$ емкости конденсаторов C_1 , C_2 и $C_{\text{И}}$ могут быть оценены по следующим выражениям:

$$C_1 \geq \frac{1}{\omega_{\text{н}}R_3}; \quad (17.60)$$

$$C_2 \geq \frac{1}{\omega_{\text{н}}(R_{\text{с}} + R_{\text{н}})}, \quad (17.61)$$

где $R_{\text{н}}$ имеет тот же смысл, что и в выражении (17.57);

$$C_{\text{И}} \geq \frac{1}{(0,2 \dots 0,25)R_{\text{н}}\omega_{\text{н}}}. \quad (17.62)$$

17.2.5. Расчет коэффициента усиления многокаскадного усилителя

После расчета всех каскадов определяем коэффициент усиления K многокаскадного усилителя по следующей формуле:

$$K = K_1 K_2 K_3 \cdots K_n = \prod_{i=1}^n K_i, \quad (17.63)$$

где n — число каскадов усилителя.

При этом обязательно должно выполняться условие $K > K_U$, где $K_U = K_{oc}(1 - K\beta)$ — коэффициент усиления усилителя по напряжению без обратной связи.

Если условие не выполняется, то расчет корректируется путем оценки и целенаправленного изменения тех элементов усилительных каскадов, которые наиболее чувствительно влияют на K . При необходимости структура усилителя может быть изменена путем добавления промежуточных развязывающих каскадов с общим коллектором (эмиттерных повторителей).

17.2.6. Расчет цепи обратной связи

По вычисленным в п. 17.2.1 значениям $K\beta$ и K рассчитывается β . В зависимости от числа каскадов усилителя расчет β проводится следующим образом.

1. Если число каскадов n — четное, то цепь обратной связи заводится в часть R_{Ξ} входного каскада (см. рис. 17.9). В этом случае R_{Ξ} разбивается на две части: R'_{Ξ} и R''_{Ξ} , где $R''_{\Xi} \approx \approx (0,01 \dots 0,1)R_{\Xi}$ и приблизительно находится в диапазоне $R''_{\Xi} \approx \approx 5 \dots 50$ Ом, $R'_{\Xi} = R_{\Xi} - R''_{\Xi}$.

Из соотношения $K = K_{oc}(1 - K\beta)$ находим коэффициент β , где

$$K = K_1 K_2 K_3 \cdots K_n = \prod_{i=1}^n K_i; \quad K_{oc} = \frac{U_{ам}}{U_{вхт}},$$

тогда

$$\beta = \frac{K - K_{oc}}{KK_{oc}}$$

и определяем R_{oc} из соотношения:

$$\beta = \frac{R''_{\Xi}}{R''_{\Xi} + R_{oc}} \rightarrow R_{oc} = \frac{R''_{\Xi}(1 - \beta)}{\beta}, \quad (17.64)$$

где R_{oc} — коэффициент передачи цепи с обратной связью.

2. Если число каскадов n — нечетное, то цепь обратной связи заводится на базу входного транзистора (см. рис. 17.10).

Коэффициент β определяется из соотношения

$$\beta = \frac{R_T}{R_T + R_{oc}} \rightarrow R_{oc} = \frac{R_T(1 - \beta)}{\beta}, \quad (17.65)$$

где R_T выбираем по исходным данным; β — аналогично для случая, когда число каскадов n — четное.

На этом теоретический расчет проектируемого усилительного устройства окончен.

17.3. Моделирование усилителя переменного сигнала

Моделирование схемы усилителя выполняется с помощью ППП схмотехнического моделирования Micro-Cap. В результате моделирования должны быть получены переходные и частотные характеристики как отдельных каскадов усилителя, так и всей структуры в целом. Целью моделирования является установление корректности расчета и степени соответствия расчетных параметров требованиям технического задания. Для получения результатов, определяемых исходными данными, необходимо произвести корректировку значений сопротивлений резисторов и емкостей конденсаторов усилителя. Полученные после корректировки значения элементов должны быть приведены в спецификации. По графикам АЧХ и ФЧХ, полученным в результате моделирования усилителя с обратной связью, определяются значения нижней и верхней частот полосы пропускания усилителя.

Результаты моделирования анализируются студентами, вычисляются коэффициенты усиления отдельных каскадов и усилителя в целом, сравниваются расчетные и полученные в результате моделирования частотные характеристики, вносятся рекомендации по улучшению параметров схемы.

17.3.1. Моделирование выходного каскада

Для каждого каскада усилителя (рис. 17.22) предварительно необходимо построить переходную характеристику (режим моделирования Transient Analysis). Моделирование выполняется, начиная с выходного каскада.

При моделировании переходной характеристики выходного каскада R_H необходимо взять из исходных данных, сопротивление $R_T = R_K$ предыдущего каскада, $U_{вхт}$ — источник синусоидального сигнала.




Рис. 17.22. Схема выходного каскада при моделировании

Последовательность настройки усилительного каскада при моделировании

1. Нарисовать схему. При рисовании задать параметры пассивных компонентов (лучше сразу выполнить нумерацию узлов (рис. 17.23) усилительного каскада).




Рис. 17.23. Нумерация узлов при настройке усилительного каскада

2. Задать параметры библиотечных компонентов.

2.1. Генератор синусоидальных сигналов:

- частоту выбрать в середине полосы пропускания усилителя $f = 1 \dots 10$ кГц для уменьшения фазового сдвига;
- уровень постоянной составляющей выбрать равным 0;
- сопротивление источника, близкое к нулю, взять, например, 0,0000001, так как оно учитывается в R_r на схеме;
- период повторения рассчитать самим, исходя из частоты f , $T = 1/f$;
- амплитуду выбрать достаточно маленькую, например для выходного каскада 0,1...0,5 В.

2.2. Параметры биполярного транзистора:

- необходимо подобрать зарубежный аналог выбранного транзистора, если его нет в библиотеке, то по справочнику ана-

логов зарубежных транзисторов. Если нет аналога и в справочнике, то взять близкий транзистор, например, из одной и той же группы (малая мощность, средняя частота, $n-p-n$);

- задать значение β , которое в библиотеке обозначает BF — коэффициент усиления транзистора по току для схемы с общим эмиттером; BF = (120...150) % от транзистора, выбранного при расчете.

Последовательность моделирования каскада имеет следующий вид.

1. Моделирование в режиме DC (по постоянному току) — рис. 17.24, 17.25.




Рис. 17.24. Выбор рабочей точки усилительного каскада

Входной узел — узел 1 (диапазон отображения на графике ± 1 В).

Выходной узел — узел 2 (диапазон отображения $0 \dots \pm E_p$).

Время моделирования равно времени отображения и равно 2...3 периода входного сигнала.

2. Запуск моделирования командой «Run».

3. Меняя номиналы резисторов R_1 или R_2 , добиваемся того, чтобы в узле 2 постоянное напряжение было равно $E_p/2$, т.е. подбираем рабочую точку.

Лучше предварительно при отладке усилительного каскада емкости конденсаторов C_1 , C_2 и C_3 увеличить в 10...100 раз по сравнению с расчетными для уменьшения фазового сдвига.




Рис. 17.25. Возможные ошибки при выборе рабочей точки

Замечание. Расчетные значения $E_{п}$, R_K , $R_{Э}$, R_H и R_T изменять запрещено.

4. Моделирование в режиме Transient Analysis (рис. 17.26). Устанавливаем выходной узел 3 ($U_{\text{вых}}$) — диапазон чувствительности больше $U_{\text{нм}} = \pm 10$ В. Меняя в библиотеке для синусоидального входного сигнала амплитуду, добиваемся, чтобы $U_{\text{вых}} = U_{\text{нм}}$.




Рис. 17.26. Условия правильной работы усилительного каскада

Если не получается, то подбираем рабочую точку, меняя сопротивления резисторов R_1 и R_2 . Запоминаем $U_{\text{вх м}}$. Моделирование каскада на этом закончено.

5. Аналогично моделируем каждый каскад, при этом учитываем, что

$$R_H^{(2)} = R_{вх}^{(1)} = R_1 \parallel R_2 \parallel h_{110Э}.$$

В пункте 4 устанавливаем амплитуду входного синусоидального сигнала такого значения, чтобы $U_{вхт}^{(2)} = U_{вхт}^{(1)}$ от моделированного каскада.

17.3.2. Моделирование усилителя без отрицательной обратной связи

Для моделирования усилителя без отрицательной обратной связи необходимо выполнить следующие действия.

1. Собираем все каскады усилителя вместе и соединяем их между собой (R_T и C_1 — убираем).

2. Выполняем построение переходной характеристики с амплитудой выходного сигнала величиной $U_{вхт} = U_{нт}$.

Замечание. $U_{вхт} \ll U_{вхт}$ в задании.

3. Выполняем построение АЧХ и ФЧХ (моделирование в режиме АС) — моделирование частотной характеристики усилителя (рис. 17.27).

17.3.3. Моделирование усилителя с отрицательной обратной связью

После моделирования всех каскадов по отдельности необходимо смоделировать усилитель с отрицательной обратной связью. При моделировании обязательно должны выполняться следующие условия.

1. K_U должен соответствовать заданию; $K_U = K_{ос}$, ранее рассчитанному; $U_{вхт} = U_{вхт}$ в задании; $U_{вхт} = U_{нт}$ рассчитанному.

2. Построенные аналогично п. 17.3.2 АЧХ и ФЧХ должны удовлетворять условию $f_H = f_H$ в задании. Для этого необходимо скорректировать емкостные элементы C_1 и C_2 (желательно во всех каскадах усилителя). C_1 и $C_2 \downarrow \rightarrow f_H \uparrow$. Также необходимо, чтобы $f_B = f_B$ в задании. Для того чтобы этого добиться, необходимо установить дополнительные конденсаторы C .

Улучшение работы схемы усилителя в области верхних частот (рис. 17.28) можно обеспечить следующим способом. Так как все транзисторы более высокочастотные, чем необходимо по заданию, то f_B будет всегда больше, чем f_B задания, и ее необходимо уменьшить. Для этого необходимо ввести дополнительные




Рис. 17.27. АЧХ и ФЧХ многокаскадного усилителя переменного тока




Рис. 17.28. Корректировка частотной характеристики усилителя переменного тока в области верхних частот: а — корректирующий конденсатор в цепи обратной связи транзистора; б — корректирующий конденсатор в цепи обратной связи усилителя

конденсаторы C с ООС по верхним частотам (рис. 17.28,а). Желательно их ввести в каждый каскад для исключения выбросов в частотной характеристике.

При этом условия, чтобы $U_{выхт} = U_{нт}$ по заданию и $U_{вхт} = U_{вхт}$ по заданию, должны обязательно выполняться.

17.4. Построение характеристики $M_{ос}(\omega)$

Частотная зависимость $M_{ос}(\omega)$ строится (рис. 17.29) по выражениям табл. 17.3 в зависимости от числа каскадов усилителя. Выражения для $M_{ос}(\omega_H)$ и $M_{ос}(\omega_B)$ одинаковы по виду, но для различных частотных диапазонов предполагают подстановку разных значений, а именно:

- $x = \omega_H/\omega$ — для области нижних и средних частот;
- $x = \frac{\omega}{\omega_B}$ — для области средних и верхних частот.




Рис. 17.29. Коэффициент частотных искажений $M_{ос}(\omega)$

При построении принимается ранее рассчитанное значение $K\beta$. Величина ω_H определяется по выражению $\omega_H = 2\pi f_H$, и далее находится значение $\log(\omega_H)$, $1/c$. Величина ω_B определяется по выражению $\omega_B = 2\pi f_B$, и далее находится значение $\log(\omega_B)$, $1/c$. Частотная зависимость $M_{ос}(\omega)$ строится с использованием пакета математических расчетов MathCAD и приводится в приложении.

Масштаб оси частот выбирается в десятичных логарифмах круговой частоты. На оси частот отмечаются точки ω_n и ω_b . Лучше строить два графика $M_{осв}(\omega)$ и $M_{осв}(\omega)$ по отдельности, а затем их объединить в один.

Коэффициент частотных искажений определяется по следующему выражению:

$$M_{ос}(\omega) = \frac{K_U(\omega)}{K_0}$$

17.5. Построение ВАХ транзистора в ППП Micro-cap

После выбора транзистора выходного или входного (промежуточного) каскада необходимо построить его ВАХ. Для этого можно воспользоваться средствами пакета Micro-Cap. Возьмем в качестве примера построения ВАХ транзистор КТ814В в пакете Micro-Cap. Для этого используем точный аналог транзистора КТ814В, который имеется в стандартной библиотеке элементов пакета Micro-Cap. Таким аналогом является транзистор BD176.

Для построения выходной ВАХ используем схему, показанную на рис. 17.30. Диапазоны задаваемых значений для моделирования в режиме DC (расчет по постоянному току):

Input 2 Range -1ma, 0, 0.05ma;

Input 2 i1;

Input 1 Range -50, 0, 1;

Input 1 V1.

Для построения входной ВАХ используем схему, показанную на рис. 17.31. Диапазоны задаваемых значений для моделирования в режиме DC:

Input 2 Range -40, 0, 20;

Input 2 V2;




Рис. 17.30. Схема для построения выходной ВАХ транзистора




Рис. 17.31. Схема для построения входной ВАХ транзистора

Input 1 Range -0.7, 0, 0.1;

Input 1 V1.

17.6. Пример моделирования в ППП

Micro-cap

Схема выходного каскада усилителя приведена на рис. 17.32.




Рис. 17.32. Схема выходного каскада усилителя

Числовые характеристики выходного каскада усилителя, полученные при моделировании:

| | |
|--------------------------------------|-------|
| Амплитуда входного сигнала, мВ | 250 |
| Амплитуда выходного сигнала, В | 14.14 |
| Коэффициент усиления | 56.6 |
| Коэффициент усиления, дБ | 35 |

Переходная характеристика выходного каскада усилителя приведена на рис. 17.33.

Начальные значения схемы:

| | |
|------------|--------|
| R_r , Ом | 500 |
| R_1 , Ом | 914 |
| R_2 , Ом | 91.4 |
| R_3 , Ом | 20000 |
| R_4 , Ом | 1800 |
| R_H , Ом | 1000 |
| C_1 , Ф | 2,0E-6 |
| C_2 , Ф | 0,5E-6 |
| C_3 , Ф | 20E-4 |
| E_n , В | 50 |

Измененные значения схемы:

| | |
|------------|--------|
| R_r , Ом | 500 |
| R_1 , Ом | 914 |
| R_2 , Ом | 91.4 |
| R_3 , Ом | 9801 |
| R_4 , Ом | 1294 |
| R_H , Ом | 1000 |
| C_1 , Ф | 2,0E-6 |
| C_2 , Ф | 0,5E-6 |
| C_3 , Ф | 20E-4 |
| E_n , В | 50 |




Рис. 17.33. Переходная характеристика выходного каскада

СПЕЦИФИКАЦИЯ

| Поз. обозначение | | Наименование | | | Кол. | Примечание | | |
|------------------|-----------------|--|-------|--------------|------------------|--------------|----------|--|
| | | Усилитель переменного тока с отрицательной обратной связью | | | | Приложение 1 | | |
| | V1 | Генератор входного сигнала | | | 1 | | | |
| | V2 | Источник питания | | | 1 | | | |
| | VT1 | Транзистор КТ814В | | | 1 | | | |
| | VT2 | Транзистор КТ313В | | | 1 | | | |
| | | Резисторы | | | | | | |
| | R1 | 70 Ом | | | 1 | | | |
| | R2 | 100 кОм | | | 1 | | | |
| | R3 | 10 кОм | | | 1 | | | |
| | R4 | 5 кОм | | | 1 | | | |
| | R5 | 450 Ом | | | 1 | | | |
| | R6 | 104 Ом | | | 1 | | | |
| | R7 | 20 к Ом | | | 1 | | | |
| | R8 | 1.8 кОм | | | 1 | | | |
| | R9 | 914 Ом | | | 1 | | | |
| | R10 | 91.4 Ом | | | 1 | | | |
| | R11 | 1 кОм | | | 1 | | | |
| | R12 | 50 Ом | | | 1 | | | |
| | R13 | 2500 Ом | | | 1 | | | |
| | | Конденсаторы | | | | | | |
| | C1 | 0.1 мкФ | | | 1 | | | |
| | C2 | 500 мкФ | | | 1 | | | |
| | C3 | 1 мФ | | | 1 | | | |
| | C4 | 200 мкФ | | | 1 | | | |
| | C5 | 10 мкФ | | | 1 | | | |
| | C6 | 40 нФ | | | 1 | | | |
| | C7 | 1.5 нФ | | | 1 | | | |
| | | | | | Курсовой проект | | | |
| | | | | | | | | |
| Изм. | Лист | № докум. | Подп. | Дата | | | | |
| Разраб. | Савин Д.А. | | | | Лист | Лист 2 | Листов 2 | |
| Пров. | Перепелкин Д.А. | | | СПЕЦИФИКАЦИЯ | | | | |
| Н. Контр. | Перепелкин Д.А. | | | | РГРТУ группа 045 | | | |
| Утв. | | | | | | | | |

ПРИЛОЖЕНИЕ

Основные графические модели в Micro-Cap

- Battery — источник постоянного напряжения (вольт);
- Capacitor — конденсатор (фарада) (UF — мкФ, NF — нФ, PF — пФ);
- Diode — диод;
- Resistor — резистор (ом) (K — кОм, M — МОм);
- Ground — общий провод;
- Inductor — индуктивность (генри) (MH — мГ, UH — мкГ, NH — нГ);
- NPN — биполярный транзистор *n-p-n*-типа;
- PNP — биполярный транзистор *p-n-p*-типа;
- Njfet — полевой транзистор *n*-канальный;
- Pjfet — полевой транзистор *p*-канальный;
- Nmos — полевой транзистор с *n*-каналом обедненного типа с изолированным затвором;
- Pmos — полевой транзистор с *p*-каналом обедненного типа с изолированным затвором;
- DNMOS — полевой транзистор с *n*-каналом обогащенного типа с изолированным затвором;
- DPmos — полевой транзистор с *p*-каналом обогащенного типа с изолированным затвором;
- Short1 — отрезок единичной длины;
- Jumper1 — отрезок с обходом проводника;
- Cross2 — отрезок с обходом проводника (другое изображение);
- Tie — соединитель;
- Transformer — трансформатор;
- Opamps — операционный усилитель;
- Pulse source — источник пульсирующего напряжения;
- Sin source — источник синусоидального напряжения;
- Isource — источник постоянного тока;
- Voltage source — источник напряжения;

Current source — источник тока.

В табл. П.1 приведен список параметров компонентов, наиболее чувствительно влияющих на результаты анализа схем в режимах DC и Transient Analysis.

Основные виды анализа в Micro-Cap

В зависимости от целей моделирования выделяют следующие основные виды анализа электронных схем.

Transient Analysis (Alt + 1) — расчет переходных процессов в схеме. Позволяет строить зависимости от времени различных переменных состояния схемы и наблюдать их в графическом окне так же, как на экране осциллографа.

AC Analysis (Alt + 2) — расчет частотных характеристик схемы. Позволяет строить зависимости от частоты различных переменных схемы при подаче на вход гармонического воздействия с меняющейся частотой и постоянной амплитудой. Выводимые графики подобны тому, что наблюдается на экране прибора измерителя частотных характеристик.

DC Analysis (Alt + 3) — расчет передаточных функций по постоянному току (при вариации постоянной составляющей одного или двух источников сигналов, вариации температуры или параметров моделей компонентов). Выводимые графики подобны графикам, наблюдаемым на экране характериографа.

Transient Analysis — расчет переходных процессов

Это меню служит для предварительной подготовки режима расчета переходных процессов и режима вывода результатов для данной схемы. Командой Limits (рис. П.1) вызывается список параметров, который необходимо скорректировать применительно к заданной схеме.

Time Range — конечное и начальное время расчета переходных процессов (по формату Tmax [,Tmin]). По умолчанию назначается Tmin = 0 (отрицательные значения моментов времени недопустимы). Например, спецификация «1.2ms,0.4ms» задает интервал моделирования от 0,4 до 1,2 мс. В большинстве случаев Tmin не задается.

Maximum Time Step — максимальный шаг расчета. Расчет переходных процессов ведется с переменным шагом, который определяется автоматически, исходя из допустимой относительной ошибки. Максимальный шаг расчета равен заданному значению. Если этот шаг не задан (или задан равным нулю), то максимальный шаг расчета полагается равным (Tmax – Tmin)/50.

Таблица П.1

| Имя | Параметр | Значение по умолчанию | Единица измерения |
|--------------------------------------|---|-----------------------|-------------------|
| Диоды и биполярные транзисторы | | | |
| IS | Saturation current — ток насыщения <i>p-n</i> -перехода | 10^{-14} | А |
| RS | Series resistance — прямое сопротивление диода | 0 | Ом |
| TT | Transit time — время переноса заряда | 0 | с |
| CJO | Zero bias depletion capacitance — барьерная емкость | 0 | Ф |
| VJ | Junction potential — потенциал на переходе | 1 | В |
| BF | Forward beta — максимальное значение β в нормальном включении | 100 | — |
| BR | Reverse beta — максимальное значение β в инверсном включении | 1 | — |
| RB | Base resistance — максимальное объемное сопротивление базы | 0 | Ом |
| RC | Collector resistance — объемное сопротивление коллектора | 0 | Ом |
| Полевые транзисторы | | | |
| VTO | Threshold voltage (Zero — bias threshold) — напряжение отсечки при нулевом смещении | 0 | В |
| BETA (KP) | Trans conductance — максимальное значение крутизны | 0,1 | А/В |
| Синусоидальный источник (Sin source) | | | |
| F | Frequency — частота | — | Гц |
| A | Amplitude — амплитуда | — | В |
| DC | DC level — уровень постоянной составляющей | — | В |
| PH | Phase shift — начальная фаза | — | град. |
| RS | Source resistance — внутреннее сопротивление источника | — | Ом |
| RP | Repetition period of exponential — период экспоненциального затухания | — | с |
| TAU | Exponential time constant — коэффициент затухания | — | 1/с |
| FS | Frequency shift term — задержка | — | с |




Рис. П.1. Окно «Transient Analysis Limits»

Задание малого (ненулевого) значения этого параметра может существенно увеличить время расчета, но зато графики получаются более гладкими (точными).

Number of Points — число точек, выводимых в таблицы, т.е. число строк в таблице вывода результатов, по умолчанию принимается равным 51. Если заданные моменты времени не совпадают со значениями, при которых проводился численный расчет, то проводится интерполяция. Если задано нулевое значение, то численный вывод производится для минимального количества точек, равного 5. Интервал вывода данных определяется формулой $(T_{max} - T_{min}) / (<Number of Points> - 1)$.

Temperature — диапазон изменения температуры в градусах Цельсия; при выборе параметра **Linear** имеет формат **High [Low[Step]]**; если параметр **Step** (шаг) опущен, то выполняется анализ при двух значениях температуры **Low** (минимальный) и **High** (максимальный), если опущены оба параметра **Low** и **Step**, то расчет проводится при единственной температуре, равной **High**; при выборе параметра **List** указывается список температур, разделяемых запятыми.

AC Analysis — расчет частотных характеристик

Это меню служит для расчета частотных характеристик и вывода результатов анализа для данной схемы. Командой **Limits** (рис. П.2) вызывается следующий список параметров.

Frequency Range — верхний/нижний пределы диапазона частоты для расчета (дБ) или выбор способа изменения частоты (выпадающий список) и частотного диапазона (поле ввода), как правило, по формату **Fmax, Fmin**. Отрицательные значения частоты не допускаются. Обязательно должны быть указаны оба




Рис. П.2. Окно «AC Analysis Limits»

параметра (Fmax, Fmin), иначе расчет не производится. Из списка можно выбрать следующие способы изменения частоты.

Auto — автоматический подбор шага по частоте на основе контроля максимального приращения функции первого графика. Автоматический подбор шага является стандартным выбором и используется наиболее часто.

Linear — расчет с постоянным линейным шагом по частоте. Здесь на каждом шаге расчета частота получает одинаковое приращение путем добавления постоянной величины шага. Шаг по частоте выбирается, исходя из заданного количества расчетных точек *Number of Points*.

Log — расчет с постоянным шагом на логарифмической шкале частоты. Здесь на каждом шаге расчета частота умножается на одно и то же значение, в результате чего между точками расчета будут одинаковые расстояния на логарифмической шкале. Шаг по частоте выбирается исходя из заданного количества расчетных точек *Number of Points*.

List — расчет для значений частот, перечисленных списком через запятую в поле частотного диапазона (например, 1E8, 1E7, 5E6). В этом случае, в отличие от остальных способов, в поле частотного диапазона можно указывать более двух значений частоты, а не только Fmax и Fmin.

Number of Points — определяет число строк в таблице файла числового вывода <имя схемы>.apo и число точек по частоте (N_F), в которых производится расчет частотных характеристик при выборе изменения частоты *Linear* и *Log*.

Temperature — диапазон изменения температуры в градусах Цельсия; при выборе параметра *Linear* или *Log* имеет фор-

мат *High* [,*Low* [,*Step*]]; если параметр *Step* (шаг) опущен, то выполняется анализ при двух значениях температуры *Low* (минимальный) и *High* (максимальный), если опущены оба параметра *Low* и *Step*, то расчет проводится при единственной температуре, равной *High*.

Maximum Change, % — максимально допустимое приращение графика первой функции на интервале шага по частоте (в процентах от полной шкалы). Принимается во внимание только при выборе опции изменения частоты *Auto*. Если график функции изменяется сильнее, то шаг приращения частоты автоматически уменьшается.

Noise Input — имя входного источника сигнала, используемого при расчете шумовых параметров (дБ).

Noise Output — номера (или имена) узлов выходных зажимов цепи, в которых вычисляется спектральная плотность напряжения выходного шума схемы (дБ).

DC Analysis — расчет по постоянному току

Это меню служит для расчета по постоянному току и вывода результатов анализа для данной схемы. Командой **Limits** (рис. П.3) вызывается следующий список параметров.




Рис. П.3. Окно «DC Analysis Limits»

Variable 1 — задание первой варьируемой переменной. В графе *Method* выбирается метод варьируемой переменной:

Auto — выбираемый автоматически с целью достижения от точки к точке графика в % не более, чем указано в позиции *Maximum Change*.

Linear — линейный, задаваемый в графе *Range* по формату $\langle end \rangle [, \langle start \rangle [, \langle step \rangle]]$. Если опустить параметр *Step* (шаг), то шаг будет принят равным $(start - end / 50)$. Если опустить параметр *Start*, то начальное значение будет приравнено нулю. Переменная *Variable1* начинает изменяться от значения *start*. Последующие значения указанной переменной рассчитываются добавлением шага *step* и так до тех пор, пока не будет достигнуто конечное значение *end*.

Log — логарифмический, задаваемый в графе *Range* по формату $\langle end \rangle [, \langle start \rangle [, \langle step \rangle]]$. Переменная *Variable1* начинает изменяться от значения *start*. Последующие значения указанной переменной рассчитываются умножением на *step* и так до тех пор, пока не будет достигнуто конечное значение *end*.

List — в виде списка значений, разделяемых запятыми по следующему формату: $\langle v1 \rangle [, \langle v2 \rangle [, \langle v3 \rangle] \dots [, \langle vN \rangle]]$. В этом случае переменная просто последовательно принимает значения из списка.

Name — это поле указывает имя варьируемой переменной *Variable1*. Это могут быть величины источника постоянного напряжения или тока; температура; значения одного из параметров модели компонентов, имеющих математические модели; значения символической переменной.

Range — указывает диапазон изменения переменной и шаг, зависящий от метода изменения переменной: линейного или логарифмического.

Variable 2 — задание второй варьируемой переменной. Определяется полями *Method*, *Name* и *Range*. Для значений, указываемых в этих полях, используются те же правила, что и перечисленные выше для переменной *Variable 1*.

Temperature — диапазон изменения температуры в градусах Цельсия. Имеет поля *Method* и *Range*. Поле *Method* указывает один из методов изменения температуры: линейный (*Linear*) и список (*List*). Поле *Range* при выборе линейного (*Linear*) и логарифмического (*Log*) методов изменения имеет формат $High [, Low [, Step]]$.

Number of points — количество точек данных, по которым осуществляется интерполяция при построении графиков, или количество строк в таблице вывода результатов (numeric output). По умолчанию устанавливается равным 11 и всегда устанавливается нечетным, для того чтобы получалось четное количество интервалов.

Maximum Change, % — максимальный процент изменения на любом шаге входного сигнала. Принимается во внимание только при выборе метода *Auto* изменения переменной *Variable* 1. Представляет собой максимально допустимое приращение графика первой функции на одном шаге. Если график функции изменяется сильнее, то шаг приращения первой переменной автоматически уменьшается.

ЗАКЛЮЧЕНИЕ

На современном этапе развития и использования современных электронно-вычислительных устройств наиболее актуальное значение приобрели задачи повышения их быстродействия и функциональности, а также вопросы анализа и проектирования структур с заданными техническими характеристиками и параметрами. Российские предприятия для повышения качества продукции и услуг, модернизации технологического процесса в условиях импортозамещения используют различные технологии и оборудование различных поставщиков, что создает определенные трудности при интеграции, модернизации и техническом обслуживании. В связи с этим дальнейшее развитие электронно-вычислительных средств неразрывно связано с вопросами обработки информации, где особая роль отводится интегральной схемотехнике. Для повышения быстродействия элементов аналоговых и цифровых устройств и необходимой степени их функциональности применяются различные методы проектирования, анализа и синтеза.

В учебном пособии в сжатой и доступной форме последовательно изложены теоретические и практические аспекты разработки и проектирования аналоговых и цифровых устройств. Материал учебного пособия сопровождается большим числом иллюстративного материала и практических примеров, что позволяет студентам правильно разрабатывать и проектировать электронно-вычислительные устройства, выбирать необходимые схемотехнические варианты их исполнения, модернизировать и улучшать их функционирование.

В результате изучения данного учебного пособия студенты усвоят основные принципы разработки и проектирования аналоговых и цифровых электронно-вычислительных приборов и устройств, способы математического описания их работы, а также основы анализа и моделирования устройств с заданными техническими характеристиками и параметрами.

Настоящее учебное пособие написано в соответствии с программами курсов «Основы электроники», «Электротехника и электроника», «Схемотехника», «Схемо- и системотехника электронных средств» и «Цифровая схемотехника» для студентов высших учебных заведений, обучающихся по направлениям подготовки 09.03.01 «Информатика и вычислительная техника» (уровень — бакалавриат) и 11.03.03 «Конструирование и технология электронных средств» (уровень — бакалавриат).

Данная книга может использоваться в качестве учебного пособия не только для указанных направлений, но и в качестве справочного пособия для других направлений и специальностей, будет полезна специалистам в области разработки и проектирования электронно-вычислительных средств.

ЛИТЕРАТУРА

1. Амелина М.А., Амелин С.А. Программа схемотехнического моделирования Micro-Cap. Версии 9, 10: учеб. пособие для вузов. — 3-е изд., стереотип. СПб.: Лань, 2021. 632 с.

2. Аронов В.Л., Баюков А.В., Зайцев А.А. Полупроводниковые приборы: транзисторы: справочник. М.: Энергоатомиздат, 1983. 904 с.

3. Брежнева К.М., Гантман Е.И., Давыдова Т.И. и др. Транзисторы для аппаратуры широкого применения: справочник. М.: Радио и связь, 1981. 656 с.

4. Гаврилов Л.П. Нелинейные цепи в программах схемотехнического проектирования. М.: СОЛОН-Р, 2002. 368 с.

5. Гальперин М.В. Практическая схемотехника в промышленной автоматике. М.: Энергоатомиздат, 1987. 320 с.

6. Зайцев А.А., Миркин А.И., Мокряков В.В. и др. Полупроводниковые приборы. Транзисторы средней и большой мощности: справочник. М.: Радио и связь, 1989. 640 с.

7. Игумнов Д.В., Костюнина Г.П. Основы полупроводниковой электроники: учеб. пособие для вузов. — 2-е изд., дополн. М.: Горячая линия — Телеком, 2016. 394 с.

8. Лам Г. Аналоговые и цифровые фильтры. Расчет и реализация / под ред. И.Н. Теплюка. М.: Мир, 1982. 592 с.

9. Миловзоров О.В., Панков И.Г. Электроника: учебник для вузов. — 6-е изд., перераб. и доп. М.: Юрайт, 2023. 344 с.

10. Ногин В.Н. Аналоговые электронные устройства. М. Радио и связь, 1992. 300 с.

11. Опадчий Ю.Ф., Глудкин О.П., Гуров А.И. Аналоговая и цифровая электроника (полный курс): учебник для вузов. — 2-е изд., стереотип. М.: Горячая линия — Телеком, 2018. 768 с.

12. Остапенко Г.С. Усилительные устройства. М.: Радио и связь, 1989. 399 с.

13. Павлов В.Н., Ногин В.Н. Схемотехника аналоговых электронных устройств: учебник для вузов. — 2-е изд., испр. М.: Горячая линия — Телеком, 2001. 320 с.

14. Перепелкин Д.А. Схемотехника усилительных устройств: учеб. пособие для вузов. — 2-е изд., испр. и перераб. М.: Горячая линия — Телеком, 2020. 240 с.

15. Разевиг В.Д. Схемотехническое моделирование с помощью Micro-Cap 7. М.: Горячая линия — Телеком, 2003. 368 с.

16. Соколов С.В., Титов Е.В. Электроника: учеб. пособие для вузов. М.: Горячая линия — Телеком, 2013. 204 с.

17. Титце У., Шенк К. Полупроводниковая схемотехника: справочное руководство. М.: Мир, 1982. 512 с.

18. Угрюмов Е.П. Цифровая схемотехника: учеб. пособие для вузов. — 3-е изд., перераб. и доп. СПб: ВХВ — Санкт-Петербург, 2010. 816 с.

19. Хоровиц П., Хилл У. Искусство схемотехники: в 2-х томах. — Т. 1. М.: Мир, 1983. 598 с.

20. Чикалов А.Н., Соколов С.В., Титов Е.В. Схемотехника телекоммуникационных устройств: учеб. пособие для вузов. М.: Горячая линия — Телеком, 2020. 324 с.

21. Шило В.Л. Популярные цифровые микросхемы: справочник. М.: Радио и связь, 1988. 352 с.

22. Якубовский С.В., Ниссельсон Л.И., Кулешова В.И. и др. Цифровые и аналоговые интегральные микросхемы: справочник. М.: Радио и связь, 1989. 496 с.

Оглавление

| | |
|--|-----------|
| Введение | 3 |
| 1. Исследование и расчет частотных характеристик пассивных фильтров | 6 |
| 1.1. Классификация и основные параметры фильтров.... | 6 |
| 1.2. Практические схемы пассивных фильтров | 7 |
| 1.2.1. Фильтры нижних частот..... | 7 |
| 1.2.2. Фильтры верхних частот..... | 9 |
| 1.2.3. Разновидности пассивных фильтров..... | 10 |
| 1.3. Порядок выполнения | 18 |
| Контрольные вопросы | 19 |
| 2. Исследование и расчет диодных схем | 20 |
| 2.1. Классификация и основные характеристики диодов | 20 |
| 2.2. Практические диодные схемы | 22 |
| 2.2.1. Простейшие схемы включения диодов | 22 |
| 2.2.2. Односторонний ограничитель напряжения | 24 |
| 2.2.3. Двухсторонний ограничитель напряжения | 25 |
| 2.2.4. Однополупериодный выпрямитель напряжения | 25 |
| 2.2.5. Диодный мост..... | 26 |
| 2.2.6. Двухполупериодный выпрямитель напряжения | 27 |
| 2.2.7. Схема стабилизации переменного напряжения . | 28 |
| 2.3. Порядок выполнения | 29 |
| Контрольные вопросы | 31 |
| 3. Проектирование и расчет усилительных каскадов с общим эмиттером | 32 |
| 3.1. Классификация усилительных каскадов | 32 |
| 3.2. Практические схемы УК с ОЭ..... | 33 |
| 3.3. Порядок выполнения | 40 |
| Контрольные вопросы | 44 |

| | |
|---|----|
| 4. Проектирование и расчет усилительных каскадов с общей базой | 45 |
| 4.1. Особенности УК с ОБ | 45 |
| 4.2. Порядок выполнения | 49 |
| Контрольные вопросы | 53 |
| 5. Проектирование и расчет усилительных каскадов с общим коллектором | 54 |
| 5.1. Особенности усилительных каскадов с ОК | 54 |
| 5.2. Практические схемы УК с ОК | 54 |
| 5.3. Порядок выполнения | 58 |
| Контрольные вопросы | 62 |
| 6. Исследование и расчет дифференциальных каскадов | 63 |
| 6.1. Определение и основные особенности ДК | 63 |
| 6.2. Анализ параметров ДК | 65 |
| 6.3. Практические схемы ДК | 68 |
| 6.3.1. ДК на основе интегральной технологии | 68 |
| 6.3.2. ДК с дополнительной симметрией | 69 |
| 6.3.3. ДК на основе биполярных транзисторов с ГСТ | 70 |
| 6.3.4. ДК с температурной компенсацией ГСТ | 73 |
| 6.3.5. ДК на основе схемы "токового зеркала" | 74 |
| 6.3.6. ДК на основе схемы Дарлингтона | 76 |
| 6.3.7. ДК на основе полевых транзисторов | 77 |
| 6.4. Порядок выполнения | 78 |
| Контрольные вопросы | 80 |
| 7. Исследование и расчет операционных усилителей | 81 |
| 7.1. Определение и условное обозначение ОУ | 81 |
| 7.2. Применение и основные характеристики ОУ | 82 |
| 7.3. Принципиальная схема ОУ | 85 |
| 7.4. Практические схемы ОУ | 87 |
| 7.4.1. Инвертирующий усилитель напряжения | 87 |
| 7.4.2. Неинвертирующий усилитель напряжения | 88 |
| 7.4.3. Инвертирующий сумматор напряжений | 89 |
| 7.4.4. Дифференциальный усилитель | 89 |
| 7.4.5. Интегрирующий усилитель | 90 |
| 7.4.6. Дифференцирующий усилитель | 91 |

| | |
|--|------------|
| 7.4.7. Компаратор | 91 |
| 7.5. Порядок выполнения | 91 |
| Контрольные вопросы | 93 |
| 8. Исследование и расчет активных фильтров | 94 |
| 8.1. Классификация и основные параметры фильтров ... | 94 |
| 8.2. Пассивные фильтры | 95 |
| 8.2.1. Фильтры нижних частот | 95 |
| 8.2.2. Фильтры верхних частот | 96 |
| 8.2.3. Режекторный фильтр на основе 2Т-образного моста | 98 |
| 8.3. Активные фильтры первого порядка | 99 |
| 8.3.1. Активный ФНЧ первого порядка на основе неинвертирующего ОУ | 99 |
| 8.3.2. Активный ФНЧ первого порядка на основе инвертирующего ОУ | 100 |
| 8.3.3. Активный ФВЧ первого порядка на основе инвертирующего ОУ | 100 |
| 8.4. Активные фильтры второго порядка | 101 |
| 8.4.1. Обобщенное описание ФНЧ | 101 |
| 8.4.2. Обобщенное описание ФВЧ | 102 |
| 8.4.3. ФНЧ второго порядка с ООС (структура Рауха) | 102 |
| 8.4.4. ФНЧ второго порядка с ПОС (структура Саллен-Ки) | 103 |
| 8.4.5. ФВЧ второго порядка с ООС (структура Рауха) | 104 |
| 8.4.6. ФНЧ второго порядка с ПОС (структура Саллен-Ки) | 105 |
| 8.4.7. Активный резонансный (узкополосный) фильтр на основе 2Т-образного моста | 105 |
| 8.4.8. Активный режекторный фильтр на основе 2Т-образного моста | 106 |
| 8.4.9. Активный полосовой фильтр | 107 |
| 8.5. Активные фильтры третьего порядка | 108 |
| 8.6. Порядок выполнения | 109 |
| Контрольные вопросы | 110 |
| 9. Проектирование и расчет аналого-цифровых преобразователей | 111 |
| 9.1. Определение и основные параметры АЦП | 111 |
| 9.1.1. Основные параметры АЦП | 113 |

| | |
|--|------------|
| 9.1.2. АЦП с время-импульсной модуляцией | 113 |
| 9.1.3. АЦП с двойным интегрированием..... | 115 |
| 9.1.4. АЦП последовательных приближений..... | 117 |
| 9.1.5. Параллельные АЦП..... | 120 |
| 9.2. Практические схемы АЦП..... | 123 |
| 9.2.1. АЦП последовательного типа..... | 123 |
| 9.2.2. АЦП с поразрядным кодированием..... | 125 |
| 9.2.3. АЦП параллельного типа..... | 126 |
| 9.2.4. АЦП параллельно-последовательного типа..... | 127 |
| 9.3. Реализация практических схем АЦП и ЦАП..... | 128 |
| 9.4. Порядок выполнения | 129 |
| Контрольные вопросы..... | 132 |
| 10. Проектирование и расчет цифроаналоговых преобразователей | 133 |
| 10.1. Определение и параметры ЦАП..... | 133 |
| 10.1.1. ЦАП с использованием взвешенных резисторов | 136 |
| 10.1.2. ЦАП с матрицей R-2R..... | 138 |
| 10.2. Практические схемы ЦАП..... | 141 |
| 10.3. Реализация практических схем ЦАП..... | 145 |
| 10.4. Порядок выполнения | 145 |
| Контрольные вопросы..... | 148 |
| 11. Моделирование и анализ триггеров..... | 149 |
| 11.1. Условное обозначение и классификация триггеров... | 149 |
| 11.2. Практические схемы триггеров..... | 150 |
| 11.2.1. Практические схемы RS-триггера..... | 150 |
| 11.2.2. Практические схемы D-триггера..... | 153 |
| 11.2.3. Практические схемы JK-триггера..... | 154 |
| 11.2.4. Практические схемы T-триггера..... | 155 |
| 11.3. Порядок выполнения | 156 |
| Контрольные вопросы..... | 160 |
| 12. Моделирование и анализ цифровых схем универсальных регистров..... | 161 |
| 12.1. Условное обозначение и классификация регистров... | 161 |
| 12.2. Практические схемы регистров..... | 162 |
| 12.2.1. Схема параллельного регистра на D-триггерах | 162 |

| | |
|--|------------|
| 12.2.2. Схема последовательного регистра на D-триггерах (сдвиг вправо)..... | 163 |
| 12.2.3. Схема последовательного регистра на D-триггерах (сдвиг влево) | 164 |
| 12.2.4. Схема последовательно - параллельного регистра на D-триггерах..... | 165 |
| 12.2.5. Схема реверсивного регистра на D-триггерах.. | 166 |
| 12.2.6. Схема универсального регистра на микросхеме 74АС194..... | 167 |
| 12.3. Порядок выполнения | 169 |
| Контрольные вопросы..... | 172 |
| 13. Моделирование и анализ счетчиков..... | 173 |
| 13.1. Условное обозначение и классификация счетчиков... .. | 173 |
| 13.2. Практические схемы счетчиков..... | 174 |
| 13.2.1. Схема асинхронного суммирующего двоичного счетчика с последовательным переносом..... | 174 |
| 13.2.2. Схема асинхронного вычитающего двоичного счетчика с последовательным переносом..... | 176 |
| 13.2.3. Схема синхронизируемого счетчика с параллельным переносом..... | 177 |
| 13.2.4. Схема асинхронного реверсивного счетчика. .. | 179 |
| 13.2.5. Схема двоично-десятичного счетчика с синхронной схемой управления. | 180 |
| 13.3. Порядок выполнения | 181 |
| Контрольные вопросы..... | 183 |
| 14. Моделирование и анализ цифровых схем мультиплексоров и демультиплексоров..... | 184 |
| 14.1. Условное обозначение мультиплексоров..... | 184 |
| 14.2. Практические схемы мультиплексоров | 185 |
| 14.2.1. Схема мультиплексора 2:1 (два информационных входа к одной адресной линии)..... | 185 |
| 14.2.2. Схема мультиплексора 2:2 с разрешающим входом | 186 |
| 14.2.3. Схема мультиплексора 4:1..... | 187 |
| 14.2.4. Схема мультиплексора 4:1 с разрешающим входом | 187 |
| 14.3. Практические схемы демультиплексоров..... | 188 |
| 14.3.1. Схема демультиплексора 1:2..... | 189 |

| | |
|---|------------|
| 14.3.2. Схема демультиплексора 1:4 с разрешающим входом..... | 189 |
| 14.4. Порядок выполнения | 190 |
| Контрольные вопросы..... | 192 |
| 15. Моделирование и анализ цифровых схем универсальных сумматоров | 193 |
| 15.1. Условное обозначение и классификация сумматоров. | 193 |
| 15.2. Практические схемы сумматоров | 194 |
| 15.2.1. Схема одноразрядного сумматора..... | 194 |
| 15.2.2. Схема четырехразрядного сумматора с последовательным переносом на микросхемах 74Н183..... | 195 |
| 15.2.3. Схема трехразрядного сумматора с параллельным переносом на микросхемах 74Н183. | 196 |
| 15.2.4. Схема четырехразрядного накапливающего сумматора на микросхемах 74S283 и 74AC378..... | 197 |
| 15.2.5. Схема вычитающего устройства на микросхеме 74LS82A..... | 198 |
| 15.3. Порядок выполнения | 199 |
| Контрольные вопросы..... | 203 |
| 16. Моделирование и анализ цифровых схем дешифраторов | 204 |
| 16.1. Условное обозначение и классификация дешифраторов | 204 |
| 16.2. Практические схемы дешифраторов..... | 205 |
| 16.2.1. Общие сведения о позиционных дешифраторах | 205 |
| 16.2.2. Схема унитарного дешифратора на логических элементах..... | 205 |
| 16.2.3. Схема унитарного многоступенчатого дешифратора | 207 |
| 16.2.4. Схема прямоугольного дешифратора | 208 |
| 16.2.5. Схема семисегментного дешифратора на логических элементах | 209 |
| 16.2.6. Схема семисегментного дешифратора на базе преобразователя типа 7448 | 211 |
| 16.3. Порядок выполнения | 212 |
| Контрольные вопросы..... | 216 |
| 17. Проектирование многокаскадного усилителя переменного тока..... | 217 |

| | |
|--|-----|
| 17.1. Цели и тематика курсового проектирования | 217 |
| 17.2. Методические указания по выполнению курсового проектирования | 218 |
| 17.2.1. Расчет коэффициента усиления по напряжению усилителя | 218 |
| 17.2.2. Статический и динамический режимы работы усилительных каскадов | 227 |
| 17.2.3. Расчет промежуточного (входного) каскада .. | 241 |
| 17.2.4. Расчет емкостных элементов усилителя | 244 |
| 17.2.5. Расчет коэффициента усиления многокаскадного усилителя | 245 |
| 17.2.6. Расчет цепи обратной связи | 245 |
| 17.3. Моделирование усилителя переменного сигнала | 246 |
| 17.3.1. Моделирование выходного каскада | 246 |
| 17.3.2. Моделирование усилителя без отрицательной обратной связи | 250 |
| 17.3.3. Моделирование усилителя с отрицательной обратной связью | 250 |
| 17.4. Построение характеристики $M_{oc}(\omega)$ | 252 |
| 17.5. Построение ВАХ транзистора в ППП Micro-Cap | 253 |
| 17.6. Пример моделирования в ППП Micro-Cap | 254 |
| Приложение | 257 |
| Заключение | 265 |
| Литература | 267 |

Адрес издательства в Интернет www.techbook.ru

Учебное издание

Перепелкин Дмитрий Александрович

Электроника и схемотехника: практический курс

Учебное пособие для вузов

*Подготовлено при финансовой поддержке гранта Президента РФ
для молодых ученых – докторов наук МД-3201.2022.1.6*

Редактор Ю. Н. Чернышов

Компьютерная верстка Ю. Н. Чернышова

Обложка художника В. Г. Ситникова

Подписано в печать 14.04.2024. Формат 60×90/16. Усл. печ. л. 17,25. Изд. № 241104.

Тираж 500 экз. (1-й завод – 100 экз.)

ООО «Научно-техническое издательство «Горячая линия – Телеком»



ЭЛЕКТРОНИКА И СХЕМОТЕХНИКА: ПРАКТИЧЕСКИЙ КУРС

Рассмотрены теоретические и практические аспекты разработки и проектирования аналоговых и цифровых устройств. Приведены способы математического описания их работы, а также основы анализа и моделирования устройств с заданными техническими характеристиками и параметрами. Многочисленные практические примеры и иллюстративные материалы позволят читателю научиться разрабатывать и проектировать электронно-вычислительные устройства, выбирать оптимальные схемотехнические варианты их исполнения, модернизировать и улучшать их функционирование.



Перепелкин Дмитрий Александрович – доктор техн. наук, профессор кафедры систем автоматизированного проектирования вычислительных средств (САПР ВС), декан факультета вычислительной техники Рязанского государственного радиотехнического университета имени В.Ф. Уткина (РГРТУ), эксперт Российской академии наук (РАН), федеральный эксперт научно-технической сферы РФ по направлению «Информационно-телекоммуникационные системы», эксперт Российского научного фонда (РНФ). Автор более 200 научных и учебно-методических работ.

сайт издательства:

www.techbook.ru

ISBN 978-5-9912-1104-8



9 785991 211048